Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Плата под BGA 0.5
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Изготовление ПП - PCB manufacturing
alexPec
Всем доброго дня. Кто-то делал платы под BGA 0.5мм ? Рекомендуемые нормы: сверло - 0,125мм, площадка via - 0,3мм или сверло 0,15, площадка 0,4мм.

PS пробовал поиском искать - на BGA ругается.
blackfin
Цитата(alexPec @ Oct 3 2013, 00:39) *
PS пробовал поиском искать - на BGA ругается.

Волшебное слово: fastprint.

Например: BGA c шагом 0.5
vicnic
Главное: нет решения на все случаи жизни, каждую конкретную микросхему надо рассматривать отдельно.
Общий вектор - использование неквозных отверстий на 1 внутренний слои, в случае большой плотности на 2й и далее, технология stacked vias.
PCBtech
Цитата(alexPec @ Oct 3 2013, 00:39) *
Всем доброго дня. Кто-то делал платы под BGA 0.5мм ? Рекомендуемые нормы: сверло - 0,125мм, площадка via - 0,3мм или сверло 0,15, площадка 0,4мм.

PS пробовал поиском искать - на BGA ругается.


Можем скинуть по e-mail несколько примеров трассировки BGA0.5. Пришлите запрос на akulin@pcbtech.ru
Лучше, если дадите свой партнамбер или тип корпуса, чтобы нам проще было подобрать примеры.
bigor
Цитата(alexPec @ Oct 2 2013, 23:39) *
Всем доброго дня. Кто-то делал платы под BGA 0.5мм ? Рекомендуемые нормы: сверло - 0,125мм, площадка via - 0,3мм или сверло 0,15, площадка 0,4мм.

Микровиа со стороны BGA на внутренний слой. Размеры 0,10мм сверло, 0,30мм площадка.
Если размер пада под шарик BGA 0,30 и более - ставим микровиа в пад.
Во внутреннем слое растаскиваем все что можно, что нельзя - скрытыми переходными на следующие слои...
Полностью согласен с vicnic - каждую конкретную микросхему надо рассматривать отдельно.
Только вот от технологии stacked vias - я бы воздержался при возможности.
Если можно обойтись ступенькой, лучше использовать ее - надежней и дешевле.
vicnic
Цитата(bigor @ Oct 4 2013, 11:06) *
Если можно обойтись ступенькой, лучше использовать ее - надежней и дешевле.

Staggered vias? Просто я пока так не делал, поэтому не могу 100% рекомендовать.
Владимир
Цитата(vicnic @ Oct 4 2013, 10:39) *
Staggered vias? Просто я пока так не делал, поэтому не могу 100% рекомендовать.

Это не попадалось.
Цитата
stacked vias

Последнее удобно при плотной топологии и высокой частоте. знаю кто использует в большинстве сложных плат именно это
bigor
Цитата(Владимир @ Oct 4 2013, 10:57) *
Последнее удобно при плотной топологии и высокой частоте. знаю кто использует в большинстве сложных плат именно это

Да. И удобней, и проще с точки зрения конструктора...
Мы использовали оба варианта. Как в своих проектах (в смысле, спроектированных нами), так и от заказчиков при изготовлении плат.
Заводы берутся изготавливать оба варианта.
Однако, стековая структура немного дороже обходится - необходимо закрывать или заращивать отверстия в скрытых переходных...
ИМХО, если позволяет топология и нет особых требований по целостности сигналов - лучше использовать "ступеньку".
Возможно, отстал от жизни, но мне такая структура видится более надежной, чем стековая.
alexPec
Всем спасибо. Сколько раз уже поглядываю в сторону BGA 0,5 но каждый раз когда дело доходит до платы - начинаются проблемы. Охота ужать поплотнее, но и в этот раз похоже лучше местом пожертвовать, чем иметь проблемы с платой. Видимо не время пока, ну или место на плате не так важно. Но чувствую, скоро допекут меня эти BGA 0,5 и BGA 0,4 и никуда от них не денешься.
fractcon
Посмотрите рекомендации от TI особенно про BeagleBoard, они там тонну собак съели чтобы найти правильные соотношения hole/pad/mask.
Но соглашусь, BGA 0.5 via_in_pad развести можно, но фактически отстой конкретный. Питание честно не подвести, так как via_in_pad прямо в план питания ронять нельзя, по температуре начнутся проблемы и не факт что пропаяется. А подводить питание через переходные трассы можно и нужно, но питание таким образом получается довольно проблемное. Так как отверстия 0.1 реально только микровиа сделать, на всю плату не протащить, там свои проблемы начинаются. А питание через микровиа и 0.1 это не то, что через сквозное.
В общем правильно Вы боитесь BGA 0.5, и чем дольше обойдете, тем лучше.
vicnic
А куда денетесь? По моим грубым оценкам проекты BGA с шагом менее 0.8 мм уже составляет порядка 15% в общей кучей с потенциальным ростом. Уже снизу поддавливают с шагом 0.4 мм.
С другой стороны stacked vias 10 лет назад было редкоиспользуемой технологией, а сейчас уже ширпотреб делают.
Как минимум сейчас надо знать основы дизайна, а далее плотная работа с конкретным производителем.
bookd
Проблема в том, что "конкретный производитель" не выдерживает параметры производства. Точнее самые лучшие производители не выдерживают вменяемые параметры уже на BGA_0.8.
Чтобы убедиться, возьмите изготовленную плату и поковыряйте под микроскопом. Будете приятно удивлены. Нам удалось отработать BGA 0.8 но пришлось долго и конкретно прессовать конечное производство, добиться жестоко контроля производства и в итоге все равно пришлось пойти на компромисс. В результате изготовили на пределе примерно 80% от того, что заложили в дизайне.
Поэтому 0.8 это предел, 0.5 уже отстой и рискованный дизайн. Конечно это мое имхо..
vicnic
To bookd: вы какие параметры закладывали в проект для BGA с шагом 0.8 мм (проводник-зазор ,переходное, толщина платы)?
В FastPrint`е заказывали?
bookd
Цитата(vicnic @ Oct 7 2013, 10:10) *
To bookd: вы какие параметры закладывали в проект для BGA с шагом 0.8 мм (проводник-зазор ,переходное, толщина платы)?
В FastPrint`е заказывали?


Не помню...
bigor
Цитата(bookd @ Oct 7 2013, 11:01) *
Ага у них, уперлись в зазор отверстие на планах питания. Они отверстия меньше чем 0.2 НЕ ДЕЛАЮТ. В принципе. Несмотря на заявы, аспект и нормы.

Я вот почитал Ваше высказывание и слегка растерялся.
Не буду защищать CFP, сам иногда не в восторге от их творчества.
Но. Исходя из описание Вашего дизайна есть над чем задуматься.
Вы говорите, что в проекте заложены переходные размером 0,15мм, но при этом плата имеет 8 слоев питании еще сигнальные слои. Допустим, получается порядка 12-14слоев.
Т.е. расчетная толщина платы составляет порядка 1,6мм, если не больше, при условии, что используется 0,10мм ядра и препреги и 35мкм медь.
При таких параметрах платы отношение H:d составляет 1,6:0,15=10,7. А ведь для мелких переходных (0,20мм и менее) aspect ratio не должен быть более более 8:1 для выполнения качественной металлизации. Потому завод был вынужден увеличить диаметры переходных, что бы хоть как то гарантировать качество металлизации в них.
Вы получили на плэйновых слоях зазор от меди к сверлу 0,18мм: (0,56-0,2)/2. На самом деле, зазор еще меньше, потому, что нужно вычесть еще толщину металлизации, так как 0,20мм -это внутренний диаметр отверстия после металлизации.
Как по мне, то это очень непрактично - даже при условии, что рассовмещение слоев, отклонение сверла в сумме составит не более 0,10мм, оставшегося диэлектрического зазора (около 50мкм) будет достаточно только для прохождения электротеста и для пусконаладочных работ, наверное.
Не забывайте о CAF-эффекте, который характерен именно для мелких зазоров.
Я бы сказал, что Ваш дизайн некорректен ни для какого производства. И ФП, по сути, сделал все что мог, что бы обеспечить хоть какое то качество плат.
Вы могли бы получить платы на 100% отвечающие Вашим проектным нормам, но заведомо дефективные, поскольку Вы ни разу не учли при проектировании реальные технологические особенности изготовления плат.

Я обращаю внимание на эту проблему всех, кто сталкивается с дизайном мелких BGA-корпусов (шагом 0,80мм и менее) - очень аккуратно подходите к проектным нормам. Не всегда проектные нормы технологичны и не всегда производство может их корректно повторить без снижения качества плат.
ВСЕГДА консультируйтесь с заводом (не с менеджерами, а именно с технологами) по поводу технологичности дизайна, повторяемости и возможности обеспечения качества.
bookd
Конечно мое мнение остается прежним и следовать ему совсем необязательно. sm.gif
bigor
Цитата(bookd @ Oct 6 2013, 21:04) *
Точнее самые лучшие производители не выдерживают вменяемые параметры уже на BGA_0.8.

Мы сотнями заказываем платы в которых применены BGA с шагом 0,80мм. Как на ФП, так и на других заводах.
На разу еще, при нормальном дизайне, не было никаких косяков.

Цитата(bookd @ Oct 6 2013, 21:04) *
Поэтому 0.8 это предел, 0.5 уже отстой и рискованный дизайн. Конечно это мое имхо..

Мое ИМХО: BGA с шагом 0,80мм - вполне нормальный чип, который вполне нормально разводится, платы под него вполне нормально изготавливаются.
BGA с шагом 0,50мм - имеет ряд сложностей в проектировании, но при наличии навыков и опыта так же вполне нормально разводится.
При условии использования микровиа и скрытых отверстий платы под него так же вполне нормально изготавливаются.

Цитата(bookd @ Oct 7 2013, 11:59) *
Я согласен с тем что не везде точно описал нормы и параметры нашего дизайна.

Ну так опишите, коротко, что бы никто, вроде меня, не перевирал Ваши слова.
Цитата(bookd @ Oct 7 2013, 11:59) *
Распутывать эти петли мне лень.

Работа над ошибками - ключевой элемент в приобретении опыта инженера-конструктора.
Я только хотел обратить Ваше внимание на Ваши же ошибки.
Если Вам лень подумать - не грешите тогда на завод.
Еще раз напоминаю. Я не защищаю ФП или какое то конкретное производство.
Цитата(bookd @ Oct 7 2013, 11:59) *
Общая идея что сейчас производители не справляются с Bga 0.8 остается прежней. Конечно это мое мнение и следовать ему совсем необязательно. sm.gif

Думаю, что очень многие конструктора поддержат меня в случае, если назову ваше мнение ошибочным.
bookd
Цитата(bigor @ Oct 7 2013, 13:05) *
Думаю, что очень многие конструктора поддержат меня в случае, если назову ваше мнение ошибочным.

Удачи sm.gif
vicnic
Я получал для некоторых проектов гербера, которые производство обзывало "рабочими". В частности, увеличены диаметры отверстий под сверла, учли подтрав, где-то маску изменили, про полигоны на внутренних слоях не скажу, не помню. С другой стороны сталкивался с FP, что иногда они вносят изменения, которые не опасны, но неплохо бы согласовать.
Про зазор топология - край отверстия я в курсе, у многих производств, которые я знаю, это значение еще больше (хуже).
Про потребляющие микросхемы сложно спорить.
Update: я не рискну обсуждать проект стороннего инженера на словах, только глядя в конкретный файл.
Anduxa
Как то я пытался развести плату под БГА 0.8
причем двухслойку sm.gif и вышло, даже умудрился проц запаять,
конечно были кой какие косяки но всеже она заработала,
кому интересно
www.bfmodul.narod.ru
Uree
Цитата(bookd @ Oct 7 2013, 11:23) *
Удачи sm.gif


Вы понимаете в чем дело... сейчас примерно в каждой первой плате в массовом производстве BGA 0.8 используются - компы с памятью и картами расширений к ним, игровые приставки, телевизоры, навигаторы, планшеты-телефоны и т.д.
Измерительная аппаратура туда же - чем меньше корпус, тем легче параметры нужные выдержать.
Насчет космоса-войны не знаю, но тот сегмент назвать массовым, по сравнению с ширпотребом язык не повернется.
И ведь все у производства получается, в сотнях тысяч и миллионах штук. Так что удача уже с ними, Ваше пожелание им погоды не сделает...

Цитата(Anduxa @ Oct 21 2013, 15:24) *
Как то я пытался развести плату под БГА 0.8 причем двухслойку sm.gif и вышло, даже умудрился проц запаять,
конечно были кой какие косяки но всеже она заработала


Запроектировать можно, это вопрос исключительно геометрии. Будет ли стабильно работать, вот вопрос. Особенно если там несколько ампер к ядру чипа идут, или интерфейс на гигабитовой скорости работает...
А то недавно попалась плата. Freescale, DDR3, GBe Fiber, диск_в_чипе, и прочие и прочие, все это на 8-ми слоях... А не работает! Уходит в рестарт. Оказалось четыре питания проца, делаются одним 4-х канальным контроллером и общий вход на эти четыре канала - ОДНО ПЕРЕХОДНОЕ(!) между двумя мощными полигонами на разных слоях. Я не знаю, что именно с ним происходило, но при попытке проца сделать хоть что-то серьезнее просто старта он уходил в ресет.
А геометрически все правильно было...
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.