Добрый день!

Пытаюсь подключить LPDDR напрямую к плис, без использования встроенного процессора. Выбираю корку, подключая к ней машину состояний и PLL. Но при компиляции вылетает ошибка - NgdBuild:455 (подробее на скрине и там же я указал путь, на котором она возникает), решить проблему никак не получается.

Нажмите для просмотра прикрепленного файла

Надеюсь на вашу помощь)

после DCM надо включать не ibufg (он только для входа.) а bufg.

Это вроде правильно, но у человека кажется другая проблема, какой-то сигнал питает два источника.

Да, судя по ошибке именно так, два источника, а вот в RTL модели это не отследить.

Ibufg находится внутри ip-core на ddr и его оттуда никак не выкинуть, а если на выходе DCM поставить Bufg, ISE ругается на то, что на одной линии подряд стоят 2 буфера

Проблема решилась, в корке на память, на входе тактовой тастоты стоит ibufg и к нему ничего нельзя подвести, кроме как тактовый сигнал с кварца, просто не дает по-другому) Во всех других случая он придумывает какие-то ошибки

Добрый день.
Опыт решения данной проблемы.
Проект создаем на VHDL/Verilog. Генерируем контроллер памяти. В проект включаем не ****.хсо, а файлы исходных текстов, описывающие контроллер.
В файле memc3_infrastructure находим место, где заходит внешний тактовый сигнал и убираем ibufg
--***********************************************************************
-- SINGLE_ENDED input clock input buffers
--***********************************************************************
-- u_ibufg_sys_clk : IBUFG
-- port map (
-- I => sys_clk,
-- O => sys_clk_ibufg
-- );
добавляем строку
sys_clk_ibufg <= sys_clk;

Можно еще убрать bufg из файла компонента, где генерируется частота (на выходе ADV_PLL),
а в memc3_infrastructure IBUFG заменить на BUFG.

Может пригодится. Удачи.

Спасибо, запомню на будущее.