Приветствую.
По книге К.Mitzner изучаю сам Cadence Allegro PCB Designer. Опыт ранее: Spring Layout.

Дошел до главы 9, где он приводит пример (№1) разводки многослойной платы.
Как описано, добавил внутренние уровни, назначил их связь с цепями (Рис. 2).

Связи (Rats) назначенных внутренним уровням цепей исчезли с экрана, но при просмотре не вижу соединений с выводами элементов через термобарьеры. Опция показывать термобарьеры выбрана (Рис. 1).

Отверстиям компонентов назначены термобарьеры (Flash) Рис. 3.

Открываю пример к книге, там термобарьеры отображаются корректно.

Плата разводится, но нет привычной в Spring Layout функции ТЕСТ, с помощью которой можно убедиться в правильности разводки цепи.

Собственно, у меня ощущение, что туплю на ровном месте. что я упускаю?

Shape-Global Dynamic Shape Parameters-Force Update.
И еще проверьте может у вас слой с Shape/полигоном Negative (Setup-Cross section).

Не помню как было в 16.2 Но там, скорее всего, учат делать негативные слои. Лучше делать позитивные, тогда не надо задавать flash и anti pad. Посмотрите клип

Благодарь за помощь: в свойствах внутренних слоев действительно стояли галки в Negative Artwork,
если сделать слои позитивными, то термобарьеры получаются как в ролике.

НО, в книге работа ведется именно с НЕГАТИВНЫМИ внутренними слоями.

Задавать внутренние слои негативными или позитивными - вопрос удобства восприятия разработчика, или нечто большее?

В хелпе есть отдельная глава - почему лучше использовать позитивные плэйны. Сам разработчик пакета подсказывает - позитивные лучше. Может все-таки вопрос не только в удобстве восприятия разработчика?

В древние времена сплошные позитивные слои было трудно обрабатывать. Файлы слишком большие, на дискеты не помещались. Графическим картам тяжело было закрашивать большие полигоны. Сейчас в Аллегро с этим нет проблем, и нет причин возиться.

Благодарю, понял сакральный смысл использования позитивных слоев

Вопрос вдогонку: если при создании в промежуточных слоях позитивных полигонов и назначении им в соответствие цепей автоматически создаются соединения для выводных компонентов, то для чего процедура FANOUT? Для соединения с полигонами выводов SMD-компонентов?
Правильно понимаю?
Ведь если все компоненты выводные, то делать FANOUT не надо совсем

Видимо бывают платы на которых не только выводные компоненты? Тогда и фанаут пригодится. И не только для соединения с полигонами, а вообще для трассировки на любом слое, кроме того, на котором расположен сам компонент.