Здравствуйте,
столкнулся с проблемой при работе с CY7C68013.
На плате имеется CY7C68013 и ПЛИС, данные передаются от компьютера в ПЛИС и обратно - всё нормально. Но мне понадобилось передать данные от самого микроконтроллера 8051, находящегося внутри CY7C68013, в ПЛИС. Т.е. cpu должен сам поместить пакет данных в конечную точку и передать в ПЛИС. Возможно ли такое? Может быть кто-нибудь сталкивался с такой задачей?

И ещё: может ли такая передача (от cpu к ПЛИС) вестись без подключения USB к компьютеру?

Похоже, что может. См. раздел "9.3.6 CPU Access to OUT Packets, AUTOOUT = 0" в "EZ-USB® Technical Reference Manual" (EZ-USB_TRM.pdf)

Всё это я проделал cpu действительно может получить доступ к OUT пакету, но только в случае если этот пакет есть, т.е. передан от компьютера. В документации на этот счёт сказано: "As Illustrated in Figure 9-32, EZ-USB firmware can do one of three things when the EZ-USB is in Manual-Out mode and a packet is received from the host"
А вот создать OUT пакет у меня не получается. В этом то и проблемма как его создать внутри cpu?

И что ответили в техподдержке Cypress?

насчет может/неможет

реально данным кипарисом выходит пропихнуть 19-22МB/sec в потоке, без особых на то проблем, но чтобы больше, то проблемно.

FastEthernet 10MB/s постоянно только в теории выйдет или при условии что соединение точка-точка, потому что на практике в сети черт знает что творится (шутка )

Но если очень надо,- то можно, 95-98% от теоретических 12.5MB/s можно выжать на UDP с размером пакетов более 1000 байт, tcp - придется повозиться с оптимизацией. И кстати в этом случае проще и лучше привинтить Ethernet именно к FPGA, а кипарису оставить роль управления.