Здравствуйте коллеги.
Столкнулся с проблемой выравнивания длин.
Проблема заключается в следующем. Выравнивание проводников точка-точка, проблем нет, так как длинна каждого проводника высвечивается.
А вот когда выравнивание по схеме звезда (от одного источника к нескольким потребителям), возникает проблема, так как Altium показывает общую длинну всех частей проводника. При этом необходимо делать выравнивание в группе проводников относительно длинного. Это применительно для DDR2.
Подскажите алгоритм работы?

Подходов множество.
а многое само получается

Может созрею когда на вебминар

Может хотя бы примерчик видео.

Видео это и есть вебминар.
Вчера лицензия закончилась на программу

Жаль(

ad-04 будет тут

видео нет, есть пара советов - Вам нужно воспользоваться From-to - http://wiki.altium.com/display/ADOH/User+Defined+From-To
Для разделения цепи на участки создаете на ней тест-поинты – рис.1 И разводите цепь, ВРУЧНУЮ выравнивая участки- рис.2

Здесь видео и калькулятор, который поможет вести контроль не только шини данных, но и клоки.
Только требуется переделать под свой стек слоев.

Калькулятор что-то не открыть (Excel-2003).
Чем открываете ?

Делал так лет 7 назад.
Калькулятор-формулы в экселе Тоже придется править под свой проект.

Недостатки-- нет постоянного контроля через механизм алтиума. Забыли перепроверить в экселе после изменений, которые случайно задели положение контролируемых трасс-- получили брак
при изменения параметров для учета длин--- механизм копирования данных и перенос в эксель тоже индивидуальный.

В общем смысл понятен. но это все обход того, чего в алтиуме нет, а должно быть

Скачать калькулятор кому-нибудь удалось?
У меня все время ошибка при закачке.
Кому удалось скачать нормально - переложите, пожалуйста, наобменник или фтп.

http://www.imx6rex.com/
Скачайте полный проект. Там схема, pcb, калькулятор и всё прочее.

Да какой там калькулятор.
Это просто примитивная таблица в которую вручную из Altium-а переписывают длины всех сегментов цепей и суммируют.
Причем выравнивать цепи пытаются с точностью да 10 mils.

Жесть ситуации в том, что при этом вообще не учитывают длину переходных отверстий , вариацию параметров диэлектрика и взаимосвязи между сигналами и прочие нюансы.
На мой взгляд не учитывая всего этого такому выравниванию грош цена.

Это ж всяко лучше, чем никакого выравнивания. Тем более, что по результатам тестирования, память отлично работает.
Имеет ли смысл заморачиваться с длиной переходных? В большинстве рекомендаций ограничиваются тем, что количество переходных одинаково.
А у топикстартера, вообще, DDR2, где требования заметно мягче.

В этом смысле да.
Но в своем калькуляторе и считал с учетом переходных отверстий. Там это было критично


Об этом я и писал. Особенно про ручную. А там не забыть порядок сортировки, куда и в какой последовательности.-- в общем удобств никаких
А хотелось бы исключительно средствами алтиума

Именно, мягче.
На KIT-ах от самого Freescale выравнивание DDR2 сделано с точностью 10 мм! имея в распоряжении 12 слоев.
С повышением частоты раза в 3 ну усилить требование до 3 мм я считал бы разумным.
А тут ребята выжимают 0.25 мм точность и при этом никак не смотрят на длину переходов, а она то уж по 0.1 мм на одно переходное будет.
При этом ссылаются на документ от все того же Freescale c какими-то странными цифрами.

У TI гораздо более толковые инструкции по разводке DDR.

Длина перехода = толщина платы, т.е. 1.6-1.8мм. Так что выполнить выравнивание в 10-25 милсов, как того часто требуют(не очень ясно зачем) становится затруднительным.

Так не пойму, что здесь плохого? Если переходные не учитывают, то и дорожки можно с разбросом 2 сантиметра вести или что?

У ребят DDR3, всё же. Упростили себе жизнь и не стали считать переходные, т.к. Альтиум их не учитывает, а руками лень, видать. Практика показала, что для их дизайна этого достаточно. Как и для большинства проектов, где один-два чипа памяти рядом с процессором. И ссылаются на документацию производителя процессора, что логично.
Некоторые ещё и расстояние от пина до кристалла считают. Только где такую инфу берут? Для ПЛИС это возможно, а для процессора?

А рекомендации TI эти?
http://www.ti.com/lit/an/sprabi1a/sprabi1a.pdf

Такое встречается, и часто.
Даже скрипт есть, дабы это учитывать

Эм... А можно чуть подробней, откуда эту информацию по длине линий черпают? Для того imx6, к примеру. В документации мне подобное не встречалось.

По поводу физической задержки в некоторых PDF указывается длина для скоростных трасс, в которых следует учесть эту задержку. Мне, по крайней мере, парочка таких попадала.
Что касается FGPA то после того как туда прошьется код -- в тех же программах и формируется файл с таблицей, где указаны задержки по PIN.

У fpga длины каждого пина разные. Даже если банки оптимизированы под ddr3, все равно длину никто внутри ровнять не будет.
По поводу процессоров. Например у ti как то проскакивала информация на их форуме, что они внутри корпуса выравнивают длину внутри байт памяти и адресов. Так что для нас считаем, что они выровнены, поэтому ровняем без учета внутренней длины. интел прикладывает файл с длинами. Поэтому сейчас стратегия такая: есть файл, учитываем, нет - считаем, что все выровнено.

Могу вас обрадовать, в новой версии Altium Designer 14.3 длина переходных отверстий будет учитываться в общей длине цепи!

А какая длина? по всей длине ПО или нужного участка от одного слоя до другого.?

А есть мануалы по разводке DDR в новых версиях AD. А то встречаются только для старых версий где выравнивание по настоящему еще не работало.

А оно в общем не изменилось

На последних презентациях показывали выравнивание в полуавтоматическом режиме, впечатляет.

так оно уже лет 5 такое

Ну неужели за пять лет не появилось в этом вопросе ничего нового.

Нет появилось. но оно на поверхности и на пальцах пересчитать можно.
Принципиального- ничего

А где в хелпе можно почитать об этом

Фантастика! Алексей, скажите сколько лет пройдет прежде чем добавят package length?
Кто-нибудь может на это повлиять? или альтиум так и будет себя позиционировать "где то рядом с пикадом" вместо "аналог ментор/cadence"




http://techdocs.altium.com/display/ADRR/PC...gth+Tuning))_AD

Владимир, не стоит иронизировать!
Думаю что это произойдет довольно скоро!
Кстати, на эту тему можно будет пообщаться на выставке Экспоэлектроника-2014, 15 апреля с 15:00 до 17:00 в конференц-зале №3 в рамках семинара «Повышение эффективности разработки печатных плат в новой версии Altium Designer 14.3».

Ну и где материал. Что то не открывается. Пишет "Your page not found"

Спасибо все открылось