Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Почему размер файла прошивки для Sраrtаn6 все время разный?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
eugen_pcad_ru
Всем доброго времени суток!
Ранее работал со старенькими спартанами. Сейчас работаю с 6-м.
Заметил, что размер прошивок bin и (или) bit для Sраrtan6 всё время разный. В отличие от, скажем, семейства 3АН, в котором он был всегда одинаков. Компрессии нет.
Почему так?
Заранее спасибо за любые разъяснения!
alexadmin
Цитата(eugen_pcad_ru @ May 30 2014, 18:19) *
Заметил, что размер прошивок bin и (или) bit для Sраrtan6 всё время разный. В отличие от, скажем, семейства 3АН, в котором он был всегда одинаков. Компрессии нет.


Сильно разный? Там в заголовки всякая информация добавляется, порой банально в текстовом виде. Так что на несколько байт-десятков легко может отличаться. Если больше - фиг знает.
dm.pogrebnoy
Тоже замечали что размер меняется при незначительных изменения в проекте.
eugen_pcad_ru
Цитата(alexadmin @ May 30 2014, 18:00) *
Сильно разный? Там в заголовки всякая информация добавляется, порой банально в текстовом виде. Так что на несколько байт-десятков легко может отличаться. Если больше - фиг знает.

Иногда на 15-20%.
В бин-файлах по идее не должно быть того, что Вы предполагаете.
Dr.Alex
По всей видимости у вас случайно (или не случайно) включилась компрессия..
dm.pogrebnoy
Цитата(Dr.Alex @ Jun 1 2014, 19:23) *
По всей видимости у вас случайно (или не случайно) включилась компрессия..


Мы вроде все проверили, да и вообще все опции по умолчанию стоят. У нас менялся размер на несколько килобайт или того меньше, причем было пару устойчтвых размеров которые менялись раз от раза для одного и того же проекта, т.е. без существенных изменений в логике.
o_khavin
Возможно, что не посылается инфа для неиспользуемых кусков FPGA (BRAM-ы или блоки логики), если они занимают какое-то количество целых сегментов. Т.е. это не компрессия, а просто выкидывание пустых данных.
olegras
Цитата(o_khavin @ Jun 1 2014, 23:51) *
Возможно, что не посылается инфа для неиспользуемых кусков FPGA (BRAM-ы или блоки логики), если они занимают какое-то количество целых сегментов. Т.е. это не компрессия, а просто выкидывание пустых данных.

Похоже, что так и есть. Проект на S6 с ПЗУ на BRAM и без них имеют разный размер. Причем если нету BRAM то от количества задействованной логики (по крайней мере ~ от 1% до 30%) размер не меняется.
gosha
QUOTE (eugen_pcad_ru @ May 30 2014, 18:19) *
Всем доброго времени суток!
Ранее работал со старенькими спартанами. Сейчас работаю с 6-м.
Заметил, что размер прошивок bin и (или) bit для Sраrtan6 всё время разный. В отличие от, скажем, семейства 3АН, в котором он был всегда одинаков. Компрессии нет.
Почему так?
Заранее спасибо за любые разъяснения!

Читал, что при placement and routing используется random.
По-читайте алгоритмы размещения и трассировки.
Google "place route algorithm random"
dm.pogrebnoy
Цитата(olegras @ Jun 2 2014, 11:13) *
Похоже, что так и есть. Проект на S6 с ПЗУ на BRAM и без них имеют разный размер. Причем если нету BRAM то от количества задействованной логики (по крайней мере ~ от 1% до 30%) размер не меняется.


Похоже, тут AR 39999 надо читать.

А вообще, размер bit-файла меняться не должен.
olegras
UG383. Spartan-6 FPGA Block RAM Resources User Guide:
Цитата
ISE software v13.2 (or later) is required to initialize the 9 Kb block RAM (RAMB8BWER).
...
The bitstream update in ISE software v13.2 results in a small increase in bitstream size that
depends on the quantity and location of the 9 Kb block RAM in the design (<1% increase).

То есть возможное увеличение размера bit файла в зависимости от количества использованных 9 Kb block RAM - нормальная ситуация.
eugen_pcad_ru
Да, наверное дело в блоках памяти.
Спасибо за разъяснение!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.