Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Тесты для характеризации технологического процесса
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
TiNat
Добрый день. Есть пара вопросов. Изучая топологию и спецификацию зарубежной тестовой матрицы для характеризации технологического процесса, обнаружил в ней ряд статистических тестов. Например, десятки тысяч цепочек контактов, тесты на обрывы и закоротки. С этим все понятно. Но в этой же группе (статистической) были непонятные для меня тесты, которые может быть кто-то пояснит. Есть группа Multi Inverter (это 4 теста с изменяющимися ширинами транзисторов в интверторе, первая ширина для NМОП, вторая для РМОП 0,5/0,5 0,5/1 1/1 1/2, таких инверторов около 1000, все включены в параллель, на площадки выведены земля/питание + вход (затвор) + выход), группа Multi NMOS, Multi PMOS (это много маленьких транзисторчиков в параллель), 8 Ring Oscillator, 1 сдвиговый регистр на триггерах. Суть вопроса такова: как правильно измерять такие тесты? какой параметр? И что здесь можно оценить/отбраковать? Ведь, скажем, в мультиинверторе отказ одного инвертора трудно заметить, а тест статистический, значит именно по сути отказ одного мы и ищем. Может быть есть ссылка на литературу, где про это можно почитать. Может быть цифровики что-то подскажут )) (упомянутые выше кольцевые генераторы для проверки качества SPICE-моделей интересуют чуть-чуть в меньшей степени)

И еще более общий вопрос. Может кто-то владеет полноценным списком тестов тестовой матрицы какой-нибудь зарубежной фабрики, которую запускают при постановке\характеризации технологического процесса ? Или gds самой матрицы. Интересна любая информация подобного рода.

Заранее спасибо.
yes
ни разу не занимался такими тестами, из банальной эрудиции:

может еще и характеризуют процесс, то есть заменяют потребление?
KMC
По поводу массивов элементов - если не изменяет память, используются для замера токов утечки (возможно также для напряжения пробоя). При отказе одного из элементов (транзитора, инвертора) в массиве наблюдается значительный выход параметра за границы спека.
Судя по описанию матрицы, имеются в виду структуры для inline контроля пластин и отладки техпроцесса. Для характеризации SPICE параметров (экстракции SPICE моделей) набор тестовых структур будет другим.
Так как данные по топологии данных структур и методике их измерений являются закрытой информацией на фабе (в отличие от PDK) - не думаю что кто-то из имеющих доступ к ней, осмелиться ее выложить.

TiNat
Цитата
данные по топологии данных структур и методике их измерений являются закрытой информацией


Интересует хотя бы общий подход.
fragment
Возможно эта книга поможет
Microelectronic Test Structures for CMOS Technology
TiNat
Цитата
Возможно эта книга поможет
Microelectronic Test Structures for CMOS Technology

Спасибо. С этой книгой я знаком. Весьма полезная.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2024 Invision Power Services, Inc.