Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Импеданс дифф. пары
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Mentor-ExpeditionPCB
Страницы: 1, 2
lemorus
Цитата(kappafrom @ Nov 12 2014, 22:48) *
тогда самый честный из возможных способов - многоплатный проект.
юзаю разъем Samtec серии EHF - электрической модели нет.


Вы можете создать 3D модель разъема,и извлечь электрическую модель.
Uree
Никак не моделирую. Трассирую с заданными ограничениями. Моделируют создатели драйвера, чтобы знать, что оно будет потом в железе работать. И моделируют и измеряют, что реально получилось, и всякие умные статьи пишут, на семинарах доклады делают и т.п. А испортить пару на 10-15см длины достаточно сложно.
kappafrom
Цитата(Uree @ Nov 12 2014, 23:59) *
Никак не моделирую. Трассирую с заданными ограничениями. Моделируют создатели драйвера, чтобы знать, что оно будет потом в железе работать. И моделируют и измеряют, что реально получилось, и всякие умные статьи пишут, на семинарах доклады делают и т.п. А испортить пару на 10-15см длины достаточно сложно.

ну я такой подход приветствую, но сейчас начал в гиперлинксе ковыряться, узнал много нового, сигналы в довольно тепличных условиях на пару сотен мегагерц порой не доходят до приемника. а в жизни планирую две платы соединить метровым sata-шнурком, вот интересно заработает ли
Uree
САТА заработает, а ваше устройство не знаю. Но там разработчики стандарта постарались, и кабель определить, и тип драйверов. Хороший кабель, 100 Ом дифф. импеданса, разъемы с сохранением импеданса на стыках. Но какие у Вас драйверы - этого они точно не знали.
kappafrom
Цитата(lemorus @ Nov 12 2014, 23:12) *
Вы можете создать 3D модель разъема,и извлечь электрическую модель.

Звучит необычно, прокомментируйте, пожалуйста.
fill
Цитата(kappafrom @ Nov 12 2014, 23:05) *
кстати как в гиперлинксе в модель добавить шлейф, соединяющий платы? хотелось бы промоделировать цепочку PCB1_ИМС-трасса-разъем-кабель-разъем-трасса-ИМС_PCB2
конечно можно изготовить плату и BER посмотреть программно, но хочется научиться грамотно моделировать и сократить число итерраций до выпуска работающего узла


Для начала пройдите тренинг по HL (как начальный так и продвинутый).
В продвинутом на стр. 104 есть "Пример 5: Моделирование для получения Ограничений для Всего Канала"
описание лаб

По быстрому вашу задача выглядит примерно так Нажмите для просмотра прикрепленного файла
При этом модели разъемов можно было бы задать не через S-Parameters, а через SLM (в свойствах передающей линии можно выбрать тип Connector и отобразится весь список файлов slm папки C:\MentorGraphics\9.1HL\SDD_HOME\hyperlynx64\Libs), при выборе Cable соответственно всех кабелей. Естественно этот список можно расширить создав свои описания.

Цитата(kappafrom @ Nov 13 2014, 02:09) *
Звучит необычно, прокомментируйте, пожалуйста.


Тут ничего не обычного. Просто в 3D EMI Solver (например HL3D) загружается 3D модель разъема (или рисуется с нуля). Далее конфигурируется (где металл, где диэлектрик, какие параметры материалов и т.д.) и производится моделирование данной структуры и по результатам моделирования получается модель (например на S-Parameter) которую затем можно использовать при моделировании полного канала. В данном вопросе есть только одна большая трудность - надо обладать знаниями\опытом СВЧ, чтобы понимать что и как задавать.
kappafrom
прошел Новый тренинг "Анализ Целостности Сигналов HyperLynx" и никак не могу понять, как в HyperLynx BoardSim v8.1 создать дифпару? в тренингах рассмотрен BoardSim v9.0, там differential pairs есть во вкладке Setup.
из Expedition экспортировались только имена цепей, разбивка на дифпары из CES не подцепилась (IBIS-модели в либе не привязывал).

fill: В 8.1 дифф. пары задаются только через IBIS.

сам файл модели редактировать? если да то есть ли образец?

прописываю в BoardSim для пинов соответствующие модели, экспортрую в LineSim для проверки, а там два приемника, а не один дифференциальный и дорожки несвязанные (not coupled). к тому же в field solver униполярная линия.
сначала думал изменить схему в LineSim и обратно аннотировать в BoardSim, так по ходу нельзя

обсуждалось ранее по адресу http://electronix.ru/forum/index.php?showtopic=99967
спрашивали то же самое, то есть как изнутри HL сделать дифпару, а сделали по-другому, подцепив из CES. а мне изнутри линкса бы.

я устал пытаться сделать эту простую необходимую вещь в старой версии продукта, помогите пожалуйста!!
fill
Цитата(kappafrom @ Nov 20 2014, 15:04) *
прошел Новый тренинг "Анализ Целостности Сигналов HyperLynx" и никак не могу понять, как в HyperLynx BoardSim v8.1 создать

сам файл модели редактировать? если да то есть ли образец?


Откройте например файл C:\HyperLynx_Trng\models\92lv222.ibs и посмотрите - секция [Diff_pin]
kappafrom
Цитата(fill @ Nov 20 2014, 15:14) *
Откройте например файл C:\HyperLynx_Trng\models\92lv222.ibs и посмотрите - секция [Diff_pin]

открыл. секцию нашел. заменить номера пинов на название своих цепей?
не, линкс теперь ругается на модель.
или в секции Pin изменить signal_name и не трогать колонку model_name?
то есть надо исправлять оба IBIS-файла, приемника и передатчика?
так тоже не получилось

к тому же не понимаю, почему для LVDS выхода есть Output и Output Inverted, а для входа только Input
fill
Цитата(kappafrom @ Nov 20 2014, 15:32) *
открыл. секцию нашел. заменить номера пинов на название своих цепей?
не, линкс теперь ругается на модель.
или в секции Pin изменить signal_name и не трогать колонку model_name?
то есть надо исправлять оба IBIS-файла, приемника и передатчика?
так тоже не получилось

к тому же не понимаю, почему для LVDS выхода есть Output и Output Inverted, а для входа только Input


Код
[Pin]   signal_name     model_name         R_pin   L_pin    C_pin      
|
1       ISEL0          DS92LV222TM_DE      50.0m   2.07n    0.429p
2       ISEL1          DS92LV222TM_DE      50.0m   2.07n    0.429p
3       RIN0+          DS92LV222TM_RIN     50.0m   0.95n    0.152p
4       RIN0-          DS92LV222TM_RIN     50.0m   0.95n    0.146p
5       RIN1+          DS92LV222TM_RIN     50.0m   0.95n    0.152p
6       RIN1-          DS92LV222TM_RIN     50.0m   0.95n    0.146p
7       RSEL           DS92LV222TM_RSE     50.0m   0.95n    0.152p
8       GND            GND                 50.0m   2.07n    0.429p    
9       DE1            DS92LV222TM_DE      50.0m   0.95n    0.152p
10      DE0            DS92LV222TM_DE      50.0m   0.95n    0.152p
11      DOUT1-         DS92LV222TM_DOUT    50.0m   0.95n    0.152p
12      DOUT1+         DS92LV222TM_DOUT    50.0m   0.95n    0.146p
13      DOUT0-         DS92LV222TM_DOUT    50.0m   0.95n    0.152p
14      DOUT0+         DS92LV222TM_DOUT    50.0m   0.95n    0.146p
15      NC             NC                  50.0m   2.07n    0.429p    
16      VCC            POWER               50.0m   2.07n    0.429p
|
|    
[Diff_pin]   inv_pin    vdiff    tdelay_typ    tdelay_min    tdelay_max
|
| The '+' pin is Diff_pin and the '-' pin is the inv_pin
|
3       4       0.1      0 0 0 | Vth of receiver is +/- 100mV
5       6       0.1      0 0 0
12      11      NA       0 0 0
14      13      NA       0 0 0


Все же понятно, достаточно включить в голове (если она есть) обычную логику.
В секции [Pin] пинам назначаются модели, в секции [Diff_pin] указываются номера пинов составляющих диф. пары.
Согласно написанному: пины 3-4 и 5-6 являются входными дифференциальными парами, а 12-11 и 14-13 выходными дифф.
Т.к. передатчик формирует дифференциальный сигнал, то на нем один пин выбирается выходным, а второй соответственно выходной инвертированный.
Если и сейчас непонятно, то вот как должна выглядеть секция [Diff_pin] чтобы пины 1 и 2 объявить дифф.
Код
[Diff_pin]   inv_pin    vdiff    tdelay_typ    tdelay_min    tdelay_max
|
| The '+' pin is Diff_pin and the '-' pin is the inv_pin
|
3       4       0.1      0 0 0 | Vth of receiver is +/- 100mV
5       6       0.1      0 0 0
12      11      NA       0 0 0
14      13      NA       0 0 0
1      2
kappafrom
fill, спасибо. обнаружил, что название пинов компонента в проекте и в IBIS модели не совпадали.
но кое-что не ясно. в проекте HYPERLYNX_CLASS_FINAL_BLZ.HYP из тренинга выбираю цепь DIFF_SPACE_C/DIFF_SPACE_CN, Field Solver ее показывает как дифпару, а при экспорте в LineSim t-lines остаются несвязанными.
Ваня Цаберт
Цитата(kappafrom @ Nov 12 2014, 16:49) *
скачал Spartan-3AN (IBIS):
http://www.xilinx.com/support/download/ind...ries-fpgas.html
Среда моделирования: HyperLynx.
В списке модели есть следующие технологии сигналов: BLVDS_*; DIF_HSTL_*; DIF_SSTL2_*; HSTL_*; LVCMOS_*; LVDS_*; LVPECL_*; LVTTL_*; MINI_LVDS_*; PCI33_*; PCI66_*; PCIX_*; PPDS_*; RSDS_*; SSTL2_*; TMDS_*.
могли и не качать. вот квартус запросто генерирует IBIS исходя из назначений Вашего проекта. не думаю, что xilinx хуже. обратитесь к плисовику, сделает.
kappafrom
Цитата(Ваня Цаберт @ Nov 21 2014, 13:51) *
могли и не качать. вот квартус запросто генерирует IBIS исходя из назначений Вашего проекта. не думаю, что xilinx хуже. обратитесь к плисовику, сделает.

здесь нашел то что хотел (SPICE/ELDO/IBIS для Spartan-6)
http://www.xilinx.com/support/download/ind...ries-fpgas.html
с программистом надо поговорить конечно, авось чего подкинет, хотя сам в ближайшей перспективе планирую осваивать подобные инструменты

Цитата(krux @ Nov 7 2014, 19:47) *
тому кто распиновку разъема прописывал - руки оторвать за то что он сделал с дифпарами.

вспомнил, распиновка в данном разъеме возможно только такая, иначе в шлейфе дифпары разорвутся. если сбоку от разъема пары отводить то в шлейфе будет P0|P1|N0|N1|..., а надо P0|N0|P1|N1|...,
где Pi|Ni - дифпара
fill
Цитата(kappafrom @ Nov 21 2014, 12:49) *
fill, спасибо. обнаружил, что название пинов компонента в проекте и в IBIS модели не совпадали.
но кое-что не ясно. в проекте HYPERLYNX_CLASS_FINAL_BLZ.HYP из тренинга выбираю цепь DIFF_SPACE_C/DIFF_SPACE_CN, Field Solver ее показывает как дифпару, а при экспорте в LineSim t-lines остаются несвязанными.


Видимо не поставили галочку "Export coupled segments".
kappafrom
Цитата(fill @ Nov 24 2014, 16:55) *
Видимо не поставили галочку "Export coupled segments".

точно, спасибо.
кто-нибудь знает где раздобыть или как сымитировать модель метрового SATA-кабеля и SATA 7pin SMD разъема? ничего толкогового не нашел, самые крутые производители разъемов и кабелей моделями не радуют: либо у них запрашиваемых моделей нет, а у некоторых есть, но они морозятся что-либо отсылать, даже студенам.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.