Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: FPGA и транзисторный ключ
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Xeon
Доброго времени суток! Использую FPGA Cyclone 3 ему на ногу с выхода транзисторного ключа (ключ сделан на биполярном транзисторе) подаю сигнал (там прямоугольные импульсы), пытаюсь их считать и ничего не выходит, число посчитанное импульсов не совпадает с реальным. Нога настроена как 3.3 LVCMOS (пробовал так же 3.3 LVTTL). Причём если я подаю сигнал с ноги STM32F4 той же частоты то всё считается нормально. Смотрел осциллографом крутизна на выходе STM32F4 лучше чем на ключе, если нужно приведу цифры. В чём может быть проблема?
iosifk
Цитата(Xeon @ Nov 11 2014, 17:45) *
Доброго времени суток! Использую FPGA Cyclone 3 ему на ногу с выхода транзисторного ключа (ключ сделан на биполярном транзисторе) подаю сигнал (там прямоугольные импульсы), пытаюсь их считать и ничего не выходит, число посчитанное импульсов не совпадает с реальным. Нога настроена как 3.3 LVCMOS (пробовал так же 3.3 LVTTL). Причём если я подаю сигнал с ноги STM32F4 той же частоты то всё считается нормально. Смотрел осциллографом крутизна на выходе STM32F4 лучше чем на ключе, если нужно приведу цифры. В чём может быть проблема?

проблема в разной "скоростельности" по фронтам. Пологий фронт при закрывании ключа ПЛИС воспринимает как пакет импульсов.
Ставьте в ПЛИС небольшой цифровой фильтр... Или входящие импульсы через CDC проводите и стробируйте тактовой. А от нее - счетчик реверсивный с порогами. И будет все считаться как надо...
Xeon
А можно про CDC немного подробней, зарание спасибо!)
Maverick
Цитата(Xeon @ Nov 11 2014, 16:10) *
А можно про CDC немного подробней, зарание спасибо!)

надеюсь iosifk не обидеться, если отвечу за него
В сообщении iosifk в подписи - ссылка на его сайт - на сайте статьи - читаем...


Если длительность полого фронта известна и не превышает определенный интервал времени, то можете просто поставить задержку на данный интервал времени на считываение положение ключа (для достоверности положения ключа после задержки можно добавить мажоритарную логику по выборкам - выборки должны быть разнесены по времени, например 3 выбоки через каждые 1 мкс)
или поставить перед плис, после ключа Триггер Шмитта
count_enable
Вообще FPGA любят синхронные схемы с тактовым сигналом. Вход синхронизировать с клоком например при помощи С-элемента Мюллера. Если же вход подаётся в асинхронную схему и клока нет и не будет тогда наверно проще всего сделать фронты покруче триггером Шмидта как уже посоветовали.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.