Hardware Engineer/PCB layout engineer/ECAD_Engineer
1) Участие в создании (Product Requirement Document) технического задания на устройство (мобильные устройства: мобильный телефон; роутер; модем; планшет)
2) Встречи и обсуждение с постащиками компонентов, удовлетворяющих требованиям технического задания на устройство, обсуждение цены на компоненты, производственная ёмкость постащиков соответствующая массовуму производству >1млн. Основные поставщики: Murata; Cupress; Samsung; Epson; SEMCO; Partron;
Texas Instruments; Tyco Electronics; Analogixs; Amphenol; Simula; Atmel;Sony; Sensirion;Rohm; Molex; At&S; Toshina; Panasonic; TWS; TDK.
3) Участие в создании концепт модели устройства.
Расчет ожидаемых:
- Физический размер батареи в зависимости от заданой ёмкости
- Размера печатной платы и ее оптимизация с учетом расположенных на ней компонентов (заданной PRD платформой (Qualcomm; Mediatek или другой поставщик платформ)
- Топологии печатной платы в зависимости от рекомендации постащиков компонентов и производителей печатных плат; межслойного импеданса; Количества слоев; Толшины; Толщины слоёв; Финишных покрытий.
- Согласование с инженерами-механиками расположения компонентов критических и интерфирирующих с элементами шасси и другими массивными компонентами в сборке
- Внутренняя компоновка изделия(расположение разъемов; компонентов управления - переключателей; разъемов батареи, внутренних интерфейсов дисплеев и компонентов со специфическими требованиями к размещению (ALS, Gyro, Accelerometr, vibro, loudspeaker, camera))
- Создание библиотеки компонентов для САПР Cadence Allegro\Orcad\Altium Designer. Создание УГО для схемотехнического редактора, Создание посадочного мест компонентов для редактора печатных плат. Работа с компонентами имеющими большое количество выводов ~ 1000 (Qualcomm MSM 8974 (SnapDragon 800).
- Cоздание схемы электрической принципиальной в Cadence Allegro Entry HDL для основной и коммутационных Жестких или Гибко-Жестких Печатных Плат устройства. Схема содержит большое количество компонентов (порядка 1000 компонентов и более 10 000 цепей) по этой причине используется более быстродейственная ECAD компании Cadence (OrCAD\Allegro).
- Задание специальных правил проектирование на уровне создания Э3 с последуюшим транслированием в редактор печатных плат (Дифференциальные пары; Шины данных с контролем длины; задание топологии для шин памяти
DDR2/3 t - branch topology, star topology; Зазоры/Ширины проводников в зависимости от плотности тока и напряжения); разделение компонентов на функциональные блоки схемы; применение электромагнитных экранов как стандартных так и произвольной формы.
- Для протатипированиея и "быстрых" плат использовался Altium Designer в виду своей распространенности и простоты использования.
- Компоновка Печатной Платы:
a) Размещение компонентов с учетом пространственного ограничения по высоте (Component Keepout Area предоставляется механиками или из сборки устройства в формате .STEP)
б) Кросс чек ECAD = > MCAD\ MCAD = > ECAD для максимальной детализации дизайна устройства и расчета допусков между компонентами.
в) Объединение компонентов в функциональные блоки; формирование формы EMI экранов и ограничения по высоте.
г) Ручная трассировка согласно правилам проектирования; глухие\слепые отверстия, подстройка длины цепей передачи данных, дифференциальные пары, высокоскоростные цепи DSI\MIPI\PCIE\USB3.0\HSSD.
- Генерация .STEP модели печатной платы с учетом проводящего рисунка для MCAD.

Инженер-конструктор
SolidWorks:
- Создание корпусных деталей из пластика алюминия и резины методом литья
- Проектирование приборов для тестирования оптоволоконных сетей

AltiumDesigner:

- Разработка МПП 4-6 слоев, глузие слепые отверстия, 5 класс точности по ГОСТ

Оформление конструкторской Документации по ЕСКД и ГОСТ.

Поиск ДОСТОЙНОЙ, ПОСТОЯННОЙ, УДАЛЕННОЙ РАБОТЫ(проживаю на ПМЖ в ЕС).
В приложенном файле резюме на английском c картинками.

контакт скайп в любое время дня и ночи: Sel_Mike

Спасибо за понимание.

Да резюме достойное. Но к сожалению здесь тоже высококвалифицированные инженеры без работы.
Успехов.

Спасибо. Сейчас не самое подходящее время для поиска работы, кризис по всему миру, согласен. Но кто ищет тот всегда найдёт, как говорится.

Я конечно извиняюсь, но... не верю Точнее не всему верю. 1000 компонентов дадут более 10000 цепей в оооооочень редких случаях, и уж точно не в тех, которые описаны. Но из-за одного сомнительного момента возникают подозрения к другим...

Да ладно, машинально списал из drc-лога что-то похожее на traces processed и вот, уже к Станиславскому)..

не сомневайтесь, я даже немного приуменьшил: 12400
Если в Вашем понимании схемотехника состоит из одних резисторов и конденсаторов, то это так, но когда у Вас порядка 6 микросхем uBGA, то вывод очевиден.

Не из одних, примерно 50:50. Особенно с xBGA в сторону 0201 конденсаторов

P.S. А вообще схемотехника давно закончилась. Все разжевано в DS. Она раньше была в эпоху ЛА3. Осталась топология...

У меня и больше 10-ти BGA корпусов в проекте было. Вот только число компонентов было далеко не одна тысяча. При этом больше 15000 пинов. Но 10000 цепей это все равно не давало. Такие вот статистики...

Зы Если конечно под "цепями" имеются в виду сегменты, тогда не вопрос. Но если именно цепи, которые "Nets" - не верю. 100 шин по 64 бита дают только 6400 цепей. Все окружение даст еще тысячу максимум. А сколько при этом должно быть компонентов, чтобы организовать 100 х 64 бит шин?

У меня даже ретропроцессор на 16800 дискретных транзисторах дал всего 5800 электрических цепей

По топологии - 75 тысяч пинов и переходных, примерно столько же сегментов
Так что речь все-таки у топикстартера об отдельных сегментах. Это как в советские времена завышали топологическую сложность микросхем - писали 50 тыс элементов, а на самом деле транзисторов втрое меньше. Вроде бы и правда, а со стороны выглядит как приписка.