ADS8881 – это новый аналого-цифровой преобразователь последовательного приближения с разрешением 18 бит и скоростью преобразования 1-MSPS от Texas Instruments. ADS8881 работает с внешним источником опорного напряжения от 2.5 до 5 В, что позволяет выбрать необходимый диапазон измерения без дополнительного масштабирования входного сигнала. Уровень опорного напряжения независим и может превышать напряжение питания АЦП.

Для передачи оцифрованных данных ADS8881 содержит SPI-совместимый последовательный интерфейс, который поддерживает каскадирование нескольких устройств в режиме daisy-chain. Опциональный индикатор занятости ADS8881, встраиваемый в цифровую посылку данных, позволяет легко синхронизировать АЦП с цифровым хостом.



В ADS8881 реализован униполярный дифференциальный аналоговый вход с размахом напряжения от -VREF до VREF. Структура аналогового входа позволяет измерять сигналы с наличием синфазного напряжения с амплитудой в диапазоне от 0 до VREF (при условии, что напряжение на каждом из входов не выходит за пределы рабочего диапазона напряжений от –0.1 до VREF + 0.1 В).

ADS8881 оптимизирован для работы с очень низким потреблением, причем потребление обратно пропорционально зависит от скорости работы. Поэтому ADS8881 является идеальным вариантом для низкоскоростных приложений.

Основные характеристики ADS8881:

• Разрешение: 18 бит;
• Скорость преобразования: 1 МГц;
• Количество дифференциальных каналов: 1;
• Температурный диапазон: -40…85°C;
• Диапазон входного напряжения: 0…5 В;
• Подавление синфазной помехи: 90 дБ;
• Соотношение сигнал/шум: 100 дБ;
• Тип корпуса: 10VSON, 10VSSOP.

Здравствуйте! Много месяцев с перерывами бьюсь с этим АЦП - он работает нестабильно, у него совершенно ужасный интерфейс, но для задачи к сожалению требуется только он и только такой АЦП.

Можно ли как-то через Вас выйти на техподдержку? А может предложите отладочную плату? Сколько она стоит и есть ли к ней примеры кода? Интерфейс настолько идиотский, что я не представляю к какому процессору этот АЦП можно подключить. Пока работаю через ПЛИС.


Я бы прибил авторов этого интерфейса за такое "легко", чтоб мне провалиться если это хотя бы отдаленно SPI-совместимый интерфейс! К Вам как поставщику никаких претензий, просто я очень злой из-за потраченных месяцев. Но может просто у меня ошибка в самодельной плате - вот потому и хочу отладочную.

AVR, а что ужасного в интерфейсе? На первый взгляд- нужно просто защелкивать данные по спаду клока.
Про отладку: за 30 секунд поиска нашел вот это. Не пойдет?
Еще есть описание ADS8881EVMV2-PDK на сайте TI, там же его и купить можно: $149.00, с пересылкой в Россию- 156 долларов. На дижикее вроде бы нет новых китов, только остатки старых запасов. Но зато можно просто голую печатную плату купить за 16 баксов и напаять только то что хочется.

Или это все не то что нужно?

Про стабильность: может, это ошибки по приему/обработке цифрового пакета от микросхемы, а не ошибки в аналого-цифровом преобразовании?

В моем случае речь идет об ошибках работы с цифровым интерфейсом - в модели всё идеально, написал эмулятор АЦП, как я надеюсь довольно точно всё воспроизвел (да там всё просто в теории), на практике же поработает нормально 20-50 мкс и затем то виснет то еще что-нибудь, разного насмотрелся. Конечно, скорее речь идет именно о моих собственных недостатках проектирования, но отладить мне пока что тяжело.

Клянусь, до ADS8881 никогда еще не встречал микросхем, с которыми были бы хоть какие-то серьезные проблемы при работе из ПЛИС.

Согласующие резисторы в интерфейсе SPI не забыли?

Если на МК, то например выгнать 64 МГц на SCLK, ШИМ 46/64 c таймера на CONVST и завести его же на CS ведомого SPI.

Уточню позже у автора схемы...


SCLK должен постоянно идти? Я только во время конверсии, до появления низкого уровня на dout, и естественно 18-19 клоков при чтении данных. Правильно понимаю, что в режиме busy если dout=0 застал нас на высоком уровне SCLK то число последующих клоков одно, а если на низком, то на одно больше/меньше, просто чтобы число спадов SCLK было как раз 19: 18 для данных, и 1 клок чтобы отпустило шину.

Да собственно у меня все в норме в разных случаях. Прилагаю картинку. Справа видно что всё нормально, причем в большинстве случаев именно как справа, а бывает и как слева сбой - непонятно почему, бывает и АЦП виснет так, что DOUT не становится нулем после convst и приходится долбить его еще новыми сonvst чтобы он очухался.Нажмите для просмотра прикрепленного файла

Такой АЦП и асинхронный режим — это неадекватное решение задачи. В моём примере МК ведущий, АЦП ведомый, SPI ведомый.

Прошу прощения, не улавливаю суть данного пояснения. Разве там есть какие-то другие режимы, помимо описанных в полной версии даташита? Как называется режим, о котором Вы говорите?

У меня Рис.51, у Вас Рис.53 — зачем Вам понадобилось квитирование недоинтерфейсом "открытый коллектор"?

Причина проста - начинал я с режима на рисунке 51 и он у меня даже не заработал, или тоже работал нестабильно. А с рисунком 53 он хоть как-то работает. На каком-то этапе, с потерей одного бита, этот АЦП мне давал данные более менее стабильно, только потеря одного бита точности и приходилось корректировать полученные коды.

Но не суть, я попробую сейчас снова взяться за режим рисунка 51. Можно буду задавать вопросы? Первый - мне не ясно на рисунке 51 поведение линии SCLK - начинаем с фронта, но что же происходит дальше? Мы обязаны выдавать клок во время convst=1? Если да то с какой частотой? А какова длительность convst=1, могу ли я всегда держать 700 нс, что есть t-conv-max?

В цепь SCLK врежьте резистор ом 30 - 100 на выходе из микроконтроллера, и тогда никаких битов не будете терять.

Я уже сказал — посылать математически 710 нс нельзя, надо заведомо больше, поэтому ШИМ 46/64 это 719 нс, а постоянно тактовать бумажка не обязывает, а не запрещает — очевидно, данные из регистра последовательного приближения переписываются в регистр выдачи асинхронно сигналом CONVST — представьте какой-нибудь 74HC165, постоянно тактируемый, и у которого асинхронная запись имеет приоритет — вот у его схемы есть такой параметр t_rec, насколько быстро действие заблокированного на время записи тактового сигнала восстановится.