Здравствуйте

есть STM32F411
ADC 12-бит - есть.
VREF+ на отдельной ноге- есть
аналоговый DAC- отсутствует
PWM - есть
Возможность для оверсемплинга-есть (реально нужно в итоге иметь не более 20 килосемплов в секунду по каждому из двух входов)

Так как сигнал с неизвестной шумностью, хочется самому организовать шум.
В одном из аппнотов ( AVR121 Нажмите для просмотра прикрепленного файла , страница 9 ) увидел как напрямую на REF подают сигнал, вроде бы никаких проблем быть не должно, какие мнения будут?

Каких высот достичь можно? Теоретически почитал, интересно что практически получается на STM32 ?

Можно на REF, можно на вход (смикшировав измеряемый и PWM через RC). Бита четыре, полагаю, можно выжать. Три - наверняка.

А с какой частотой можно на опорном менять напряжение? Попутно интересуюсь, можно ли мост и опорное питать...

Я вижу ограничения:
1. VDDA-VREF+ < 1.2 V.
2. VDDA min (for 1.2 M samples): 1.7 V, VDDA min (for 2.4 M samples): 2.4 V
3. A maximum difference of 300 mV between VDD and VDDA can be tolerated during power-up and power-down operation.
4. VREF+ min = 1.7 V
5. IVREF+ max = 500 uA

У меня отдельный VDDA отсутствует(подключен к VDD), так что степеней свободы меньше.

Не вижу ничего, запрещающего шум на VREF или чего-то еще что противоречит небольшому изменению VREF.
Кстати, в самих документах на МК (даташит и референс мануал) я не нашел фразы что АЦП там именно SAR (а не что-то свое хитрое нестандартное), вся исчерпывающая информация расположена в аппноте AN2834 от ST, с красивыми картинками и описанием.

Про частоту на VREF: вход VREF используется в течении всего преобразования. Получается что напряжение на нем не должно поменяться более чем на полбита за время преобразования для корректного результирующего кода на переключаемых конденсаторах (стадии АЦП красиво разрисованы в этом AN2834 от ST). Больше ограничений не вижу.


В-общем, в схему врисую подмешивание в VREF от PWM на уровне полбита, Не вижу смысла делать шум больше. Дальше уже экспериментировать буду на собранном прототипе.

Пару и с головной болью. И лучше подмешивать ко входам АЦП.

В чем разница между изменением VREF и изменением VIN?
Какие ваши доказательства? ©

Так у STM же есть свой аппноут по этому поводу http://www.st.com/web/en/resource/technica.../CD00177113.pdf

Да, я его тоже читал. Извините что не упомянул, спасибо за замечание.
Но там нет ничего о возможности подачи шума на VREF, а не на вход. Мне это важно- я хочу применить эту технологию ко всем входным AIN и подмешивание к VREF видится оптимальным. Непонятно почему такой ход (подать шум на VREF) упомянут только в одном Атмеловском документе.

А попробовать своими руками?

Вот нарисую схему, закажу печатку, спаяю, и, конечно же, проверю, как только программу напишу
Не хочу заведомо негодные решения в схему закладывать, вот и спросил где же засада может быть. Скорее всего, ответ получу после тестирования прототипа.

Доказательств у меня нет. Это такой у меня мой здравый смысл. На плате можно предусмотреть установку перемычек (нулевых SMD резисторов) для переконфигурирования схемы. Полагаю, что у вас один АЦП с мультиплексором нескольких аналоговых каналов. Это также упростит схему с подключением одного источника шума к АЦП. Если АЦП с мультиплексором встроенные в МС, схема усложнится, но я бы предусмотрел возможность подключния шума к одному из каналов. Но все равно, как я и утверждал ранее, выигрыша ощутимого не будет, а проигрыш в допустимой частоте дискретизации и головная боль будут обеспечены. Правда, надо отметить, у современных МС максимальные частоты дискретизации для встроенных АЦП доходят до единиц МГц.

Если шум подмешать на входе АЦП, то это будет в чистом виде добавка шума к измеряемому сигналу.
Если будет шуметь Vref, то всё несколько серьёзнее: Vref используется в процессе последовательного приближения внутри АЦП, и шум там, скорее всего, будет иметь иные последствия, чем шум в измеряемом сигнале. Какие это будут последствия - сходу сказать трудно.

+
Вот и появилось одно из здравых предположений (или доп. вопрос). Поведение и работа АЦП и Vref разные. Особенно если учесть нелинейность нагрузки Vref в процессе преобразования. Уменьшить это влияние можно доп. буфером. А на входах АЦП буферы, как правило, есть (но с RC цепью, которая и рассчитывается соответственно). Ну вот плавание и началось!

Спасибо, убедили. разведу ШИМ на все интересующие входы и на VREF, дальше буду впаивать по желанию. Тестирование покажет.
Лично мне кажется что разницы не будет (смотрю на внутреннюю картинку с описанием работы указанного АЦП из упомянутых аппнотов).
Но добавка в плату действительно небольшая, тем более прототип. Только еще ОУ заложу по выходу ШИМ для предсказуемости.

В деталях схемы АЦП с "летающим" конденсатором на входе достаточно сложны, в том числе и для анализа. Похоже от вас можно ожидать адекватной оценки результатов макетирования. Отпишитесь, пожалуйста, о результатах с указанием типа АЦП, Vref, и мах частот отсчета и входных.

На AVR я делал 4 бита, совершенно спокойно. Но там у меня был относительно честный DAC и 32-кратный оверсемплинг (правда, похоже, получилось бы и с 16-кратным). Но там "родной" ADC 10-битный. При таком варианте (когда установка очередной ступени дизеринга производится перед измерением) принципиальных противопоказаний воздействовать на опорник - нет. Иначе да, для SAR важно, чтобы опорник был стабилен (я как-то от большого ума стал отключать измерительную цепь вместе с опорником после считывания первого байта у MCP3301 - думал, выборка-то уже сделана, можно. Не, никоим образом !)

Еще надо предусмотреть хороший (стабильный в т.ч.) сдвиг уровня нуля выше возможной амплитуды шумовой компоненты.