вопрос по can bus и битовой синхронизации.
с pic/ dspic все предельно ясно , 1 бит состоит из: sync_seg = 1tq, prop_seg = 1..8tq, fase_seg1 = 1..8tq, fase_seg2 = 1..8tq, каждый сегмент можно поотдельности настроить, ну разумеется кроме sync.
а вот у микроконтроллеров, например lpc, freescale 9s12 - prop_seg и fase_seg1 совмещены и отдельно их не настороить, допустим я настроил : (sync=1tq, prop_seg+fase_seg1 на 6tq, fase_seg2 на 3tq), но prop_seg мне нодо 4tq, fase_seg1 надо 2tq и как мне быть в этом случае? и вообще как контроллер решает сколько квантов какому сегменту выделить если общее = 6tq = prop_seg+fase_seg1 то попалам чтоли?
или я гдето чтото недочитал...(хотя все доки по 2 раза выкурил).

хз как lpc, у avr32 все нормально настраивается и прозрачно в документации описано.

у avr32 prop_seg настраивается отдельно от фазы сегмента1, также как и в dspic
поэтому все и прозрачно...