Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Необходима ли защита от метастабильности на входах ПЛИС Xilinx?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Олег Гаврильченко
Конкретно, используется Kintex-7. Слышал, что регистры ПЛИС обладают защитой от метастабильности и синхронизатор не нужно.
Golikov A.
Врут скорее всего...
Maverick
Цитата(Олег Гаврильченко @ Nov 18 2015, 13:40) *
Слышал, что регистры ПЛИС обладают защитой от метастабильности и синхронизатор не нужно.

можно ссылку на первоисточник?
эти сведения были на сайте производителя ПЛИС?
RobFPGA
Приветствую!

Цитата(Олег Гаврильченко @ Nov 18 2015, 13:40) *
Конкретно, используется Kintex-7. Слышал, что регистры ПЛИС обладают защитой от метастабильности и синхронизатор не нужно.

Смотря для каких сигналов - для синхронных к внутренним клокам - понятие метастабильность не применима при соблюдении соответствующих constains.
Для асинхронных - применение синхронизаторов считается за правило. Так как пару тактов задержки асинхронности не изменят
и по ночам кошмары метастабильности не будут мучить sm.gif.
Хотя количество регистров в цепочке синхронизатора может зависит от частоты клока. Чем ниже тем меньше.

Успехов! Rob.
Shivers
Вы определитесь: вопрос о падах (в названии темы), или регистрах (текст первого сообщения).
Регистры никак нельзя защитить от метастабильности, это на днях обсуждали в соседней ветке. А вот пады можно, и в некоторых ПЛИС на вход ставят триггер Шмидта (с гистерезисом).
Олег Гаврильченко
Цитата(Shivers @ Nov 18 2015, 16:23) *
Вы определитесь: вопрос о падах (в названии темы), или регистрах (текст первого сообщения).
Регистры никак нельзя защитить от метастабильности, это на днях обсуждали в соседней ветке. А вот пады можно, и в некоторых ПЛИС на вход ставят триггер Шмидта (с гистерезисом).


Конкретно, можно ли защититься от метастабильности, если на вход ПЛИС приходят асинхронные сигналы, и затем идут на внутренние регистры? Любым способом, то есть, если в блоках IO ПЛИС есть какие-то триггры Шмидта или что-нибудь еще?
Golikov A.
все равно существует вероятность что асинхронный сигнал будет менять во время фронта вашего клока внутри плис. Значит все равно есть вероятность что на входе регистра будет уровень при котором он залипнет.
То есть ответ нет
RobFPGA
Приветствую!

Цитата(Олег Гаврильченко @ Nov 19 2015, 09:46) *
Конкретно, можно ли защититься от метастабильности, если на вход ПЛИС приходят асинхронные сигналы, и затем идут на внутренние регистры? Любым способом, то есть, если в блоках IO ПЛИС есть какие-то триггры Шмидта или что-нибудь еще?

Вы путаете понятия - триггеры Шмитта защищаю от шумов переключения при пологих фронтах входных сигналов -
а метастабильность возникает если не соблюдаются временые параметры setup/hold на триггере.

Метастабильность это не страшно, это не беременность, она быстро проходит.
Конкретно защитится можно используя качественные презер.. синхронизаторы biggrin.gif
Вот красивые картинки по предохранению .

P.S. раньше у Хilinx была appnote для расчета Metastability recovery timе например xapp094 для virtexII можно почитать для развития. Для новых семейств туманно все

Успехов! Rob.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.