Цитата(Bad0512 @ Jan 26 2016, 11:22)

(а такие места наверняка будут - иначе зачем вообще морочиться с разными доменами?)
Например есть кучка медленных уартов на частоте 20МГц, когда вся система хлопает на 200. Или например совершенно отдельный микроб со своими задачами стоит, на частоте 48МГц, а все остальное работает на 192. Вариантов масса, на всех PLL не напасешься.
Цитата
возникнет место неконтролируемого тайминг аналайзером перехода с непредсказуемыми последствиями.
правила CDC не вчера были придуманы.
Цитата
Если клок описать синхронным, то там тоже свои проблемы есть в виде фазовой разбежки между фронтами клоков (которая получается именно из-за деления на логике). Эта фазовая задержка часто приводит к невозможности соблюсти слаки по холду.
Правильно. И в итоге все равно достается из котомки решений по CDC вариант с фифо с раздвижкой указателей на половину, глубина которого посчитана исходя из соотношений клоков. Т.е. решение по прежнему асинхронное.
Цитата
В общем и целом, кругом разложен ровный слой мелких граблей. А всё потому, что gated clock - абсолютное зло!
Рождение постоянного клока на счетчике-делителе != gated clock.