Цитата(ОРКАДА @ Jan 26 2016, 16:00)

Есть еще такая программа Allegro FPGA System Planner, с помощью которой можно обмениваться данными с системами от Altera, Xilinx и Actel, проводить назначение выводов, оптимизацию подключения и генерировать компоновку размещения для PCB и схему для CIS/HDL с учетом изменений.
При использовании FPGA System Planner маршрут становится слишком кривой.
Становится невозможно толком вносить изменения в схему на уровне элементов, не относящихся непосредственно к FPGA.
Например, сложно подключать системы тактирования на основе сложных внешних PLL, внешних микросхем ADC/DAC, элементов подсистемы питания, и пр.
Если же, согласно идеологии FSP, затаскивать всё в него, то в результате электрическая схема, генерируемая на выходе из FSP, получается совершенно нечитаемой.
А если, не дай бог, надо будет вдруг(!) оформить Э3 по ГОСТ - то всё пропало, можно выкидывать весь проект созданный в FSP и начинать заново, с прорисовки в Orcad, без привлечения FSP.