При передаче netlist в PCB Design выдается ошибка:
WARNING(SPMHNI-192): Device/Symbol check warning detected. [help]
WARNING(SPMHNI-194): Symbol 'MTGNP180H360Z180P' used by RefDes MECH1 for device 'HOLE_3_5_MTGNP180H360Z180P_MECH' not found in PSMPATH or must be "dbdoctor"ed.
Illegal element in SHAPE_SYMBOL.
программа недовольна крепежным отверстием...
создавал его в Pad Designer... как отверстие в 3,6 мм и два pad-а на верхних слоях, отверстие металлизированное, shape не создавал...
прошу помощи у знатоков или тех кто сталкивался с подобным...
Спасибо!
Полная версия этой страницы: ошибка приема netlist в PCB Design
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
PCB Design не может найти путь к Вашему 'HOLE_3_5_MTGNP180H360Z180P_MECH',
нужно добавить его в PSMPATH
(через allegor.ini или в PCB Design: setup/user preference, categories: path, library - PSMPATH)
нужно добавить его в PSMPATH
(через allegor.ini или в PCB Design: setup/user preference, categories: path, library - PSMPATH)
Такие вот танцы с бубном на месте, схема прошла полную подготовку с пропиской в свойствах футпринтов и румов, наименования компонентов сверены, диагностика не выявила ошибок, при размещении на полигоне компонетов все встали нормально кроме коннектора:
Попытка поставить разъем на полигон отображает елемент, но при потере фокуса курсра он исчезает
Цитата
Select elements to place using tree view.
Can not select unplaced component J1.
Can not select unplaced component J1.
No element found.
Select elements to place using tree view.
Select elements to place using tree view.
Placing J1 / CON6_CONN6_CON6 / CONN6 on Top.
last pick: 2900.00 2550.00
Placing J1 / CON6_CONN6_CON6 / CONN6 on Top.
Select elements to place using tree view.
E- (SPMHGE-82): Pin numbers do not match between symbol and component. Run dev_check on device file for more information.
Select elements to place using tree view.
Can not select unplaced component J1.
Can not select unplaced component J1.
No element found.
Select elements to place using tree view.
Select elements to place using tree view.
Placing J1 / CON6_CONN6_CON6 / CONN6 on Top.
last pick: 2900.00 2550.00
Placing J1 / CON6_CONN6_CON6 / CONN6 on Top.
Select elements to place using tree view.
E- (SPMHGE-82): Pin numbers do not match between symbol and component. Run dev_check on device file for more information.
Select elements to place using tree view.
Попытка поставить разъем на полигон отображает елемент, но при потере фокуса курсра он исчезает
Так написано же почему - Pin numbers do not match between symbol and component. - не совпадает кол-во пинов на символе в схеме и в футпринте для платы. Сравняйте их число и все получится.
Цитата(Uree @ Jul 6 2016, 00:20) 
Так написано же почему - Pin numbers do not match between symbol and component. - не совпадает кол-во пинов на символе в схеме и в футпринте для платы. Сравняйте их число и все получится.
Это я понял, все пины перепроверены неоднократно, коннектор Conn6 взят из библиотеки, подозреваю на глюк.
Это не баг, это требование - явно прописать на схеме ВСЕ пины футпринта. Либо графикой, либо через атрибут NC, если на схеме эти не нужны, но описаны должны быть именно все пины и те которые крепежные - тоже, разве что в футпринте они заданы как механические и не имеют номеров.
Сколько их на схеме? Скриншот давайте. И сколько их в футпринте, тоже со скриншотом.
Если кол-во будет одинаковым то все получится.
Сколько их на схеме? Скриншот давайте. И сколько их в футпринте, тоже со скриншотом.
Если кол-во будет одинаковым то все получится.
Цитата(Uree @ Jul 6 2016, 10:58)
Это не баг, это требование - явно прописать на схеме ВСЕ пины футпринта. Либо графикой, либо через атрибут NC, если на схеме эти не нужны, но описаны должны быть именно все пины и те которые крепежные - тоже, разве что в футпринте они заданы как механические и не имеют номеров.
Сколько их на схеме? Скриншот давайте. И сколько их в футпринте, тоже со скриншотом.
Если кол-во будет одинаковым то все получится.
Сколько их на схеме? Скриншот давайте. И сколько их в футпринте, тоже со скриншотом.
Если кол-во будет одинаковым то все получится.
При просмотре в Edit Part обнаруживается что пины между собой объеденены по 2 штуки. Может их надо перерисовать по 1?
Как лечится библиотека? Или надо при каждом таком баге свой рисовать?
Report:
Цитата
primitive 'CON6_CONN6_CON6';
pin
'1':
PIN_NUMBER='(1)';
PINUSE='UNSPEC';
'2':
PIN_NUMBER='(2)';
PINUSE='UNSPEC';
'3':
PIN_NUMBER='(3)';
PINUSE='UNSPEC';
'4':
PIN_NUMBER='(4)';
PINUSE='UNSPEC';
'5':
PIN_NUMBER='(5)';
PINUSE='UNSPEC';
'6':
PIN_NUMBER='(6)';
PINUSE='UNSPEC';
end_pin;
body
PART_NAME='CON6';
JEDEC_TYPE='conn6';
VALUE='CON6';
end_body;
end_primitive;
pin
'1':
PIN_NUMBER='(1)';
PINUSE='UNSPEC';
'2':
PIN_NUMBER='(2)';
PINUSE='UNSPEC';
'3':
PIN_NUMBER='(3)';
PINUSE='UNSPEC';
'4':
PIN_NUMBER='(4)';
PINUSE='UNSPEC';
'5':
PIN_NUMBER='(5)';
PINUSE='UNSPEC';
'6':
PIN_NUMBER='(6)';
PINUSE='UNSPEC';
end_pin;
body
PART_NAME='CON6';
JEDEC_TYPE='conn6';
VALUE='CON6';
end_body;
end_primitive;
Magnet, скриншот... я не понимаю о чем речь. Что значит объединены? Это как?
Библиотеки не лечатся. Лечится подход к работе - правильные библиотеки только те, которые сам рисовал и исользовал в минимум одном изготовленном проекте. Все остальное по определению "не проверено". Может быть и правильное, но лучше сразу рассчитывать на заложенные ошибки.
Библиотеки не лечатся. Лечится подход к работе - правильные библиотеки только те, которые сам рисовал и исользовал в минимум одном изготовленном проекте. Все остальное по определению "не проверено". Может быть и правильное, но лучше сразу рассчитывать на заложенные ошибки.
Цитата(Uree @ Jul 6 2016, 11:30)
....
Библиотеки не лечатся. Лечится подход к работе - правильные библиотеки только те, которые сам рисовал и исользовал в минимум одном изготовленном проекте. Все остальное по определению "не проверено". Может быть и правильное, но лучше сразу рассчитывать на заложенные ошибки.
Библиотеки не лечатся. Лечится подход к работе - правильные библиотеки только те, которые сам рисовал и исользовал в минимум одном изготовленном проекте. Все остальное по определению "не проверено". Может быть и правильное, но лучше сразу рассчитывать на заложенные ошибки.
И как я пойму что библиотечный компонент кривой, в схематике он отображается нормально, при тесте на ошибки, так же все нормально, цирк начинается на стадии работы с PCB , как происходит откат? Возможно всего переделывается компонент в Captur но уже под другим библиотечным именем, загружается в Net List, и после этого обновленный нет лист импортируется в существующую часть PCB editor?
Ох тяжко с вами... При каком "тесте на ошибки"? Что происходит при генерации нетлиста - какие-то сообщения об ошибках возникают или все тихо? Что такое "откат" и в каком месте Вы его придумали?
"Возможно всего переделывается компонент в Captur но уже под другим библиотечным именем, загружается в Net List," - это не русский язык, я не понимаю этот набор слов и смысл в него вкладываемый. Могу попробовать догадаться, но попробуйте ясно формулировать вопросы.
Скриншотов так и не увидел - нет скриншотов, нечего подсказывать, понимаете?
"Возможно всего переделывается компонент в Captur но уже под другим библиотечным именем, загружается в Net List," - это не русский язык, я не понимаю этот набор слов и смысл в него вкладываемый. Могу попробовать догадаться, но попробуйте ясно формулировать вопросы.
Скриншотов так и не увидел - нет скриншотов, нечего подсказывать, понимаете?
И не знаю, что я еще могу добавить здесь, делаю этот проект, как его представляет Ректор университета Hartfort
http://www.youtube.com/watch?v=oGfvVkD_3lU
приблизительно на 39 минуте лекции у меня все валится с этим коннектором
У лектора так же возникла проблема с компонентом LM741 но он его исправил.
В целом тема этой лекции заслуживает отдельного самостоятельного топика.
http://www.youtube.com/watch?v=oGfvVkD_3lU
приблизительно на 39 минуте лекции у меня все валится с этим коннектором
У лектора так же возникла проблема с компонентом LM741 но он его исправил.
В целом тема этой лекции заслуживает отдельного самостоятельного топика.
Покажите в конце концов скрины как выглядит символ в схемной библиотеке и как выглядит футпринт для платы. Ну сколько можно об этом писать... Пока этого не видно все разговоры-обсуждения бесполезны.
Так рули?
Имя в библиотеке Conn6, может для такого коннектора нужно еще механику какую то. К сожалению SMD я в библиотеках не обнаружил.
Имя в библиотеке Conn6, может для такого коннектора нужно еще механику какую то. К сожалению SMD я в библиотеках не обнаружил.
Ну вот собственно и причина - на схеме у символа 6 пинов, на плате у футпринта 8 падов. Не совпадает? Нет. Об этом я уже который пост и пишу.
Проверьте номера крепежных пинов которые по бокам стоят и если они 7 и 8 добавьте в свойства компонента на схеме атрибут NC c этими номерами:
Нажмите для просмотра прикрепленного файла
Когда-то писал некоторые комментарии к работе с Capture - выкладываю, могут пригодится.
Нажмите для просмотра прикрепленного файла
Проверьте номера крепежных пинов которые по бокам стоят и если они 7 и 8 добавьте в свойства компонента на схеме атрибут NC c этими номерами:
Нажмите для просмотра прикрепленного файла
Когда-то писал некоторые комментарии к работе с Capture - выкладываю, могут пригодится.
Нажмите для просмотра прикрепленного файла
Uree,
Очень извиняюсь, но у меня v.16.60 и редактор свойств выглядит по иному, в упор не нашел параметр "NC", верней он присутсвует, но пины 7 и 8 там отсутствуют чтоб отметить их отключение.
Возможно я должен их дорисовать в Edit Parts, сохранить в библиотеке под другим именем, заменить в схеме и отключить эти пины?
Если не сложно, нельзя ли проверить на стороне этот коннектор в других библиотеках, сколько у него там пинов, лежит здесь
\Cadence\SPB_16.6\share\pcb\pcb_lib\symbols\conn6.dra
Блок свойств Pins
Блок свойств Parts
Очень извиняюсь, но у меня v.16.60 и редактор свойств выглядит по иному, в упор не нашел параметр "NC", верней он присутсвует, но пины 7 и 8 там отсутствуют чтоб отметить их отключение.
Возможно я должен их дорисовать в Edit Parts, сохранить в библиотеке под другим именем, заменить в схеме и отключить эти пины?
Если не сложно, нельзя ли проверить на стороне этот коннектор в других библиотеках, сколько у него там пинов, лежит здесь
\Cadence\SPB_16.6\share\pcb\pcb_lib\symbols\conn6.dra
Блок свойств Pins
Блок свойств Parts
Это не свойства пинов, это свойство всего символа целиком, обозначающее, что у него есть пины номер 7,8(в данном случае), но они не подключены(No Connect) и не показаны в схеме.
По умолчанию такого атрибута у компонентов нет, его надо добавить вручную:
Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла
Все, можно сохранять проект, генерить нетлист и вгружать его в РСВ.
И так для всех компонентов - соответствие кол-ва пинов в схеме и в РСВ должно быть соблюдено.
По умолчанию такого атрибута у компонентов нет, его надо добавить вручную:
Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла
Все, можно сохранять проект, генерить нетлист и вгружать его в РСВ.
И так для всех компонентов - соответствие кол-ва пинов в схеме и в РСВ должно быть соблюдено.
Сделал, коннектор воткнулся, премного благодарю за детальное разъяснение, хотя так и не понял, почему пришлось эти пины создавать и их не было в детальке, одни лишь скрытые символы, которые на стадии создания схемы не доступны, или это наследственный баг.
Интересуюсь, существует ли более быстрый метод назначения свойств "PCB Footprint"?
Мне пришлось вручную поименно каждый компонент по оригинальным именам файлов библиотек копировать и вставлять.
Когда схемы не объемные, это как то еще можно терпеть, но если число компонентов переваливает за !500, это катастрофа, аналогично и с "Room" некий мастер распределения?
Существуют ли возможность настройки автоматизации?
Обычно футпринт назначается компоненту уже в схемной библиотеке и при вставке на схему уже прописан, так что в схеме ничего дополнительно не прописывается.
Но даже если и надо то особой проблемы нет - открываем свойства компонентов для всей схемы и в таблице прописываем через копи-паст. Хоть 500, хоть 1500 компонентов - на 20 минут дольше придется делать, но это мелочи по сравнению с общим временем на проект.
Насчет румов ситуация простая - определитесь зачем вы их делаете и если окажется, что без цели как таковой, то просто не прописывайте и все. Я румов никогда не использовал и использовать не планирую, просто не вижу в них необходжимости.
Но даже если и надо то особой проблемы нет - открываем свойства компонентов для всей схемы и в таблице прописываем через копи-паст. Хоть 500, хоть 1500 компонентов - на 20 минут дольше придется делать, но это мелочи по сравнению с общим временем на проект.
Насчет румов ситуация простая - определитесь зачем вы их делаете и если окажется, что без цели как таковой, то просто не прописывайте и все. Я румов никогда не использовал и использовать не планирую, просто не вижу в них необходжимости.
CIS
Цитата(Magnet @ Jul 7 2016, 10:30)
Интересуюсь, существует ли более быстрый метод назначения свойств "PCB Footprint"?
Использую свои библиотеки. и в пикаде использовал и в альтиуме.
Пришлось и в оркаде. Нарабатывается годами. Все свое ношу с собой.
При создании компонента сразу подключаю Footprint.
Цитата(Uree @ Jul 7 2016, 10:59)
...
Насчет румов ситуация простая - определитесь зачем вы их делаете и если окажется, что без цели как таковой, то просто не прописывайте и все. Я румов никогда не использовал и использовать не планирую, просто не вижу в них необходжимости.
Насчет румов ситуация простая - определитесь зачем вы их делаете и если окажется, что без цели как таковой, то просто не прописывайте и все. Я румов никогда не использовал и использовать не планирую, просто не вижу в них необходжимости.
В моем случае я применяю Room для группирования компонентов на многослойной PCB, с целью представления их физического места.
Имхо - совершенно ненужная вещь. Могла бы быть полезной в случае применения авторазмещения. При ручном смысла не имеет ибо я лучше всяких комнат знаю где и как ставить компоненты.
Цитата(Uree @ Jul 7 2016, 12:08)
Имхо - совершенно ненужная вещь. Могла бы быть полезной в случае применения авторазмещения. При ручном смысла не имеет ибо я лучше всяких комнат знаю где и как ставить компоненты.
Возможно и я со временем так смогу, но пока что я должен видеть визуально, что между RF слоями присутствует сетка гауса или антенна нарисована на верхнем слое, между высоковольтными слоями определенное кол-во слоев диэлектрика и т.п.
Снова непонятно о чем речь, но комнаты тут в любом случае не при чем.
Цитата(Uree @ Jul 7 2016, 13:11)
Снова непонятно о чем речь, но комнаты тут в любом случае не при чем.
Весь мой процесс быстрого старта построен на видео лекции профессора Гарвурдского университета, где он применяет румы, если я его правильно понимаю, как метод визуальной работы с многослойным PCB.
Судя по Вашим вопросам, существует более простой подход к планированию layot.
Буду всячески благодарен за источник.
Попутно у меня просьба к модератору, переннсти мой постинг с ответами в этот пост http://electronix.ru/forum/index.php?showtopic=136277
т.к. обсуждаемые здесь вопросы вышли за рамки изначальной темы.
Комнаты к слоям отношения не имеют никакого. А учится у профессоров можно и нужно теории, а вот с практикой у них часто проблемы...
Туториал говорит так - метод группировки компонентов по назначению участков цепи, к примеру по питанию, согласующим обвязкам CPU и т.п.
Ну группировка компонентов нужна, это само собой, вот только комнаты в ней не особо помогают, и так нужно вручную расставлять компоненты. А когда они уже расставлены, то можно вокруг нарисовать комнату, только в этот момент уже непонятно зачем
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.