Полная версия этой страницы: Опять DDR3. прошу консультацию
Модельки конденсаторов в топологии DDR3... где?
НА питании))) Больше ничего не менялось...
А в чем моделили, что оно учитывает качество питания? И каким интересно образом.
А чтобы мне знать... 
Может он возвратный ток моделирует?
Моделирование питания сигрити параллельно сигналам проводит.
Может он возвратный ток моделирует? Моделирование питания сигрити параллельно сигналам проводит.
Наверное SSN учитывается.
HL ругается на выбранные вами модели ибо для памяти модель 1.5V, а для контроллера 1,35V.
Кроме того на контроллере выбрана только выходная модель что не дает протестировать во всех режимах.
Если всем поставить SSTL15_F_HP, то например при анализе dq0
Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла
И разница в картинке глазка на пине первой микросхемы памяти и на разъеме для ck_n0\p0Нажмите для просмотра прикрепленного файла
Кроме того на контроллере выбрана только выходная модель что не дает протестировать во всех режимах.
Если всем поставить SSTL15_F_HP, то например при анализе dq0
Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла
И разница в картинке глазка на пине первой микросхемы памяти и на разъеме для ck_n0\p0Нажмите для просмотра прикрепленного файла
Цитата(fill @ Nov 17 2016, 18:36) 
HL ругается на выбранные вами модели ибо для памяти модель 1.5V, а для контроллера 1,35V.
Нужно меньше работать... Собственно, модели памяти были и на 1.35 и на 1.5 вольт... А вот дальше вступил в дело человеческий фактор, извиняюсь...
Цитата(fill @ Nov 17 2016, 18:36)
И разница в картинке глазка на пине первой микросхемы памяти и на разъеме для ck_n0\p0
На микросхеме совсем безрадостно все...
А на микросхеме Вас и не должно интересовать, что там твориться, потому как она является источником в цепи. Правильный сигнал должен быть на нагрузке. Ну и не стоит себя обманывать - одинаковыми они никогда не бывают.
Цитата(Uree @ Nov 18 2016, 15:57)
А на микросхеме Вас и не должно интересовать, что там твориться, потому как она является источником в цепи. Правильный сигнал должен быть на нагрузке. Ну и не стоит себя обманывать - одинаковыми они никогда не бывают.
Вы немного не поняли. В данном случае сигнал идет по пути ПЛИС-->трассы_платы-->разъем-->трассы_планки_памяти-->ИМС_памяти. И получается что в промежуточной точке (на разъеме) он нормальный (т.е. по плате сигнал дошел нормально), а далее (внутри планки памяти) он почему-то сильно деградирует. Такова данная EBD модель планки памяти - что-то в ней не то, тем более что пришлось доработать связанный файл r_75.ibs, в нем не хватало [Voltage Range], о чем сразу стал ругаться HL, отказываясь подключать EBD.
Ох, точно, пропустил слово "памяти". Тогда да, не очень симпатично выглядит сигнал, но без "глазка" оценить на сколько именно плохо/хорошо несколько проблематично.
А нормальный сигнал на разъеме подтверждает предположение, что в самом дизайне проблем нет и работать он будет. Проблемы начинаются в процессе моделирования. Хотя как ни крути, но сигнал нужно довести до приемника, а не только до разъема...
fill, а где Вы брали EBD?
А нормальный сигнал на разъеме подтверждает предположение, что в самом дизайне проблем нет и работать он будет. Проблемы начинаются в процессе моделирования. Хотя как ни крути, но сигнал нужно довести до приемника, а не только до разъема...
fill, а где Вы брали EBD?
Цитата(Uree @ Nov 18 2016, 17:21)
fill, а где Вы брали EBD?
В выше выложенном файле от MapPoo.
Насколько я понимаю, он был получен от Micron.
Цитата(Uree @ Nov 18 2016, 17:21)
fill, а где Вы брали EBD?
Цитата(fill @ Nov 18 2016, 17:43)
Насколько я понимаю, он был получен от Micron.
Микрон EBD в открытую вместе с ибисами планок на сайте выкладывает.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.