Есть в наличии плата с FPGA с выходом по четырем LVDS парам (2.5V)
Плата приемника будет изготовлена существенно не скоро.
Нужно отладить прием данных по четырем LVDS парам на физическом уровне, причем
в наличии несколько самодельных плат на Cyclone II, III, IV, V; Arria II.
Но у всех плат питание IO - 3.3В;
Что будет, если в проекте Quartus приемника объявить банк как запитанный 2.5В,
организовать в Quartus LVDS приемники, но реально банк будет запитан 3.3В?
Ничего не помрет?
Полная версия этой страницы: Cyclone - возможен ли прием LVDS в банк 3.3В?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(sast777 @ May 2 2016, 14:09) 
Есть в наличии плата с FPGA с выходом по четырем LVDS парам (2.5V)
Плата приемника будет изготовлена существенно не скоро.
Нужно отладить прием данных по четырем LVDS парам на физическом уровне, причем
в наличии несколько самодельных плат на Cyclone II, III, IV, V; Arria II.
Но у всех плат питание IO - 3.3В;
Что будет, если в проекте Quartus приемника объявить банк как запитанный 2.5В,
организовать в Quartus LVDS приемники, но реально банк будет запитан 3.3В?
Ничего не помрет?
Плата приемника будет изготовлена существенно не скоро.
Нужно отладить прием данных по четырем LVDS парам на физическом уровне, причем
в наличии несколько самодельных плат на Cyclone II, III, IV, V; Arria II.
Но у всех плат питание IO - 3.3В;
Что будет, если в проекте Quartus приемника объявить банк как запитанный 2.5В,
организовать в Quartus LVDS приемники, но реально банк будет запитан 3.3В?
Ничего не помрет?
Посетить мою домашнюю страницу
Цитата(sast777 @ May 2 2016, 14:09)
Есть в наличии плата с FPGA с выходом по четырем LVDS парам (2.5V)
Плата приемника будет изготовлена существенно не скоро.
Нужно отладить прием данных по четырем LVDS парам на физическом уровне, причем
в наличии несколько самодельных плат на Cyclone II, III, IV, V; Arria II.
Но у всех плат питание IO - 3.3В;
Что будет, если в проекте Quartus приемника объявить банк как запитанный 2.5В,
организовать в Quartus LVDS приемники, но реально банк будет запитан 3.3В?
Ничего не помрет?
Плата приемника будет изготовлена существенно не скоро.
Нужно отладить прием данных по четырем LVDS парам на физическом уровне, причем
в наличии несколько самодельных плат на Cyclone II, III, IV, V; Arria II.
Но у всех плат питание IO - 3.3В;
Что будет, если в проекте Quartus приемника объявить банк как запитанный 2.5В,
организовать в Quartus LVDS приемники, но реально банк будет запитан 3.3В?
Ничего не помрет?
Делал так - все работает. Была ошибка разводки платы, клок подвели как раз на банк с 3.3В. Скомпилил банк на 2.5В. Все ОК. CYCLONE III.
Спасибо, dde29. Именно то, что хотел узнать.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.