После длительного процесса компоновки сигналов нового проекта по банкам выяснилось что для одного клокового сигнала не хватает входной ножки глобального клока в нужном банке(с соответствующим питанием). Есть 24 линии входных данных сопровождаемых клоком, шина данных - DDR LVDS. Клок - LVDS, частота 250 МГц. Пока приходит шальная мысль использовать для клока в качестве входного обычный порт LVDS I/O , с него сигнал направить на глобальную трассу, потом поставить PLL и уже его выходным клоком тактировать входные данные. До этого всегда использовал ножки глобального клока, но тут случай нештатный - все банки уже заняты. Что скажете коллеги?

чем дело кончилось?

Да нормально закончилось. Уже второй год применяю этот режим - проблем не заметил.

Я правильно понимаю, что Вы использовали мегафункцию SERDES и к качестве входного клока использовали выход PLL?

Нет, речь идёт о параллельной шине данных 24 бит между двумя FPGA. Входной клок приходит от FPGA-передатчика(25-й бит данных).