Port
    (
        -- Avalon Slave
        clk                  : in  std_logic                     := '0';             -- clock.clk
        reset_n              : in  std_logic                     := '0';             --      .reset_n
        avs_s0_address       : in  std_logic_vector(7 downto 0)  := (others => '0'); --    s0.address
        avs_s0_read_n        : in  std_logic                     := '0';             --      .read_n
        avs_s0_write_n       : in  std_logic                     := '0';             --      .write_n
        avs_s0_writedata     : in  std_logic_vector(7 downto 0) := (others => '0'); --      .writedata
        avs_s0_byteenable    : in  std_logic_vector(0 downto 0)     := (others => '0');
        avs_s0_readdata      : out std_logic_vector(7 downto 0);                    --      .readdata
        ins_irq0_irq         : out std_logic;

....
void Irq0Isr(void* context, alt_u32 id)
{
    // сброс сигнала прерывания
    IORD_8DIRECT(AMULET_0_BASE, 255);
    Isr0Occur = 1;
    AllIrq0Count++;
}
....

...
            if (AllIrq0Count)
            {
                RamData = IORD_8DIRECT(AMULET_0_BASE, 0);
                printf("Прерывание Irq0: N %d \n", AllIrq0Count);
                printf("Данные: %x \n", RamData[0]);
                AllIrq0Count = 0;
            }
....

...
        avs_s0_byteenable    : in  std_logic_vector(0 downto 0)     := (others => '0');
        avs_s0_readdata      : out std_logic_vector(7 downto 0);                    --      .readdata
        ins_irq0_irq         : out std_logic;    
        ins_irq1_irq         : out std_logic;    
...

#ifndef __ALTERA_AVALON_AMULET_REGS_H__
#define __ALTERA_AVALON_AMULET_REGS_H__

#include <io.h>

#define ALTERA_AVALON_AMULET_STATUS_REG                 2
#define IOADDR_ALTERA_AVALON_AMULET_STATUS(base)        \
        __IO_CALC_ADDRESS_NATIVE(base, ALTERA_AVALON_AMULET_STATUS_REG)
#define IORD_ALTERA_AVALON_AMULET_STATUS(base)          \
        IORD(base, ALTERA_AVALON_AMULET_STATUS_REG)
#define IOWR_ALTERA_AVALON_AMULET_STATUS(base, data)    \
        IOWR(base, ALTERA_AVALON_AMULET_STATUS_REG, data)

#define ALTERA_AVALON_AMULET_STATUS_IRQ0_MSK              (0x1)
#define ALTERA_AVALON_AMULET_STATUS_IRQ0_OFST             (0)
#define ALTERA_AVALON_AMULET_STATUS_IRQ1_MSK              (0x2)
#define ALTERA_AVALON_AMULET_STATUS_IRQ1_OFST             (1)

#define ALTERA_AVALON_AMULET_CONTROL_REG                3
#define IOADDR_ALTERA_AVALON_AMULET_CONTROL(base)       \
        __IO_CALC_ADDRESS_NATIVE(base, ALTERA_AVALON_AMULET_CONTROL_REG)
#define IORD_ALTERA_AVALON_AMULET_CONTROL(base)         \
        IORD(base, ALTERA_AVALON_AMULET_CONTROL_REG)
#define IOWR_ALTERA_AVALON_AMULET_CONTROL(base, data)   \
        IOWR(base, ALTERA_AVALON_AMULET_CONTROL_REG, data)

#define ALTERA_AVALON_AMULET_CONTROL_IRQ0_MSK             (0x1)
#define ALTERA_AVALON_AMULET_CONTROL_IRQ0_OFST            (0)
#define ALTERA_AVALON_AMULET_CONTROL_IRQ1_MSK             (0x2)
#define ALTERA_AVALON_AMULET_CONTROL_IRQ1_OFST            (1)

#endif /* __ALTERA_AVALON_AMULET_REGS_H__ */

reg [31:0] CSR;
reg [31:0] CSR2;

/////////// MM CONTROL////////////
always @(posedge clk_cpu)
    if(reset_cpu)
    begin
        CSR  <= 32'b0;
        CSR2 <= 32'b0;
    end
    else
    begin
        if(!cpu_write_n && (cpu_address == 1'b0))
            CSR  <= cpu_writedata;
        if(!cpu_write_n && (cpu_address == 1'b1))
            CSR2 <= cpu_writedata;
    end
    
assign     cpu_readdata = !cpu_write_n && cpu_address == 1'b0 ? CSR  :
                        !cpu_write_n && cpu_address == 1'b1 ? CSR2 : 32'hzzzz_zzzz;

IOWR(base, 0, data); // запись CSR
IOWR(base, 1, data); // запись CSR2
IORD(base, 0);
IORD(base, 1);

void Irq0Isr(void* context, alt_u32 id)
{
    alt_u8 i;

    // сброс сигнала прерывания
    IORD_8DIRECT(AMULET_0_BASE, 255);

    // чтение двухпортовой RAM
    for (i = 0; i < 16; i++)
    {
        RamData[i] = IORD_8DIRECT(AMULET_0_BASE, i);
    }
    // флаг прерывания
    FlIrq0 = 1;
    // счетчик прерываний
    AllIrq0Count++;

    // синхро поймано
    if (RamData[0] == 0x55 && RamData[1] == 0xaa && !BeginTrns)
    {
        // начало передачи протокола
        BeginTrns = 1;
        // общее количество байт информации о метках
        AllNbData = (RamData[6] << 8) | RamData[7];
        // переключатель банков памяти протокола
        if(NbTx) NbTx = 0; else NbTx = 1;
        // флаг для светодиода
        BeginPr = 1;
        // фиксация номера прерывания
        printf("Номер прерывания синхросимволов Irq0: N %d \n", AllIrq0Count);
    }

}

    -- карта соединений памяти меток
    -- принимает (запись) метки от uuartrx_mt
    -- отправляет (чтение) метки в Nios в кажд. эл. дист

    -- enable памяти меток
    s_mtwe <= s_canceler;
    -- сигнал записи данных в пам. меток
    s_wrmt <= s_tx_done_tick;
    -- данные s_datarx на память меток
    s_d_mtdata_one <= s_datarx;
    -- адреса чтения 16 байт
    s_mtraddr <= avs_s0_address(3 downto 0);
    
    umtdata : ramdata
    generic map (8, 4)
    port map (
        rclk => s_rdmt,    
        wclk => s_wrmt,        
        raddr    => s_mtraddr,    
        waddr    => s_mtwaddr,        
        data => s_d_mtdata_one,
        we    => s_mtwe,
        q => s_q_mtdata_one        
        );

    -- данные на Avalon MM Slave из памяти меток
    avs_s0_readdata <= s_q_mtdata_one;
    -- сигнал чтения из Avalon MM Slave на RAM
    s_rdmt <= (not clk and not avs_s0_read_n and avs_s0_byteenable(0));