Два вопроса:

1. Временами, при прокладке трассы, не могу ее завершить - не подключается линия к pad-у или via... (версия 17.2)

на форуме сайта Cadence нашел следующую рекомендацию - " If this is the case you can run Tools - Derive Connectivity, check both boxes and click on OK which should resolve these connections. ",
но она к сожалению не помогла... sad.gif(
кто-то может посоветовать что-то дельное??

P.S. Да! в версии 16.6 ничего похожего (такого косяка) не встречал...

2. И еще один момент: на принципиальной схеме есть с десяток элементов у которых есть незадействованные выводы, обозначены как N...
PCB Desig сам соединяет их в одну цепь (неразведенную...)...
смерится с этим? или в настройках пакета есть режим (ВКЛ./ВЫКЛ.) ?


Спасибо!

У не подсоединенных выводов можно поставить галочку в свойстве Not connected.
Тогда на конце вывода будет рисоваться крестик и вывод никуда не подключается.

цепь не разведена!! - еще раз
но она формируется самим пакетом... (не capture!!!!)

может быть, правила заданные в Constraint manager не позволяют вам из-за проверок DRC подключить эту линию?

кажется что когда нарушается правило - то завершить дает, но отображает в этом месте ошибку... ?? разве нет?

в принципе да, но включенный режим "bubble" очень мешает завершить трассу с нарушением правила... (я такое наблюдаю время от времени)... попробуйте отключить bubble (bubble = off) и если трассы будут завершаться без проблем, то наверняка дело в нарушении правил..

У меня была проблема с соединениями, когда я в боартд визарде указал ширину дорожек шире чем пэды футпринтов, о чем прочитал в логе ошибок.

Спасибо! Попробую...
а со второй проблемой не сталкивались??

а возможно ли вообще такую цепь убрать из базы данных? чтобы она исчезла бесследно из проекта??
ведь в capthure я эту цепь вообще не создавал...

Убрать можно, нужно висячую ногу на схеме обозначить как NC (not connected), тогда эти цепи вообще в нетлист не попадут (это я про редактор Capture).
У себя такого не наблюдал... каждой висячей ноге должна присваиваться отдельная цепь и они не должны объединяться в одну, если конечно это не ножки одноименного питания или эти ножки неявно объединены в одну цепь

Capture CIS не дает обозначить вывод элемента как NC - выдает ошибку..??

Разобрался... : Capture CIS не переваривает если вывод имеет имя - NC и свойство - power одновременно...

Часто в библиотеках находил хлам типа такого -
коннекторы с крепежными пинами, которые в УГО не отображены, а в футпринте присутсвуют.
Что делал, выполнял правку параметров УГО с дорисовкой недостающих пинов, сохранял под тем же библиотечным именем, далее в свойствах так же добавлял эти пины и отключал их NC. Здесь эта тема обсуждалась на моих топиках.
Пока это не проделал, коннектор не устанавливался на PCB.

когда проект уже закончен, как сместить плату в сторону на листе, чтобы разместить еще таблицу сверловки??

И какие настройки выходных гербер файлов необходимо делать для производства?? А то что-то на сайте "Резонита" например ничего не нашел...

Спасибо!

setup -> design parameters
поставить галку Display Origin - покажет точку с координатами 0,0
setup -> change drawing origin - переместит эту точку в указанное вами место
setup -> design parameters -> вкладка Design, Extents - редактируете размер листа и отступы влево и вниз от координаты 0,0

Интересно, а кому она нужна эта таблица.

[quote name='KAlexn' date='Aug 5 2016, 13:59' post='1441544']
Интересно, а кому она нужна эта таблица.
[/quot]

не учите жить, лучше помогите деньгами

объясните плиз два понятия: вертекс и паттерн...
Спасибо!

Вертекс - точка соединения двух сегментов.
Паттерн - смотря где нашли. В настройках цветов это узор/орнамент, который текстурой накладывается на выбранные объекты. Еще бывает так называют участок дизайна(например хитрой формы трассы), который можно повторить, но в Аллегро в таком смысле не помню использования этого термина.

Спасибо!
А Паттерн использовался в контексте дифпар...

О расположении переходных для диффпары? Там кажется Orientation используется, или нет? Надо вечером посмотреть, так с памяти не скажу где там паттерн и что именно он означает.

Ну точно, это VIA pattern. Повыбирайте и посмотрите, что там за паттерны.