не знаю большой ли для вас LQFP100 14х14мм.

Разумеется, он огромный. Стал бы я мучится вопросом "как избавится от пропусков, от которых нельзя избавится ?", если бы можно было поставить буфер?

Вы же пока не указали камень на котором без буфера пишете 1МБ/сек

STM32L476RET
Тема не про микросхемы, с ними-то всё понятно.
Эта тема про тонкости работы с картой.

вопрос: вы по SPI 1bit с картой связываетесь

SDMMC, написано в первом сообщении

FRAM по надежности (числу циклов перезаписи) != SRAM (NVSRAM), т.к. судя по документации того же Cypress оно ограничено числами порядка 10E14. Это, конечно, много, но это не бесконечность. Тем более если буфер будет расположен по фиксированному смещению в памяти, а не будет смещаться для выравнивания износа. Будьте внимательны.

Просто HSMCI 4бит - даёт реальный выигрышь перед SPI по задержкам и снижает требования к памяти.

Что значит "если буфер будет расположен по фиксированному смещению в памяти"?
ТСу нужно буферизировать поток! В этом случае буфер конечно будет находиться по фиксированному смещению ==0 и занимать весь объём чипа.

Если бы не ваше требование про отсутствие BGA - я бы поставил 9х9мм 384kB ATSAMS70N20A-CN и поднял бы на нём без пропусков 1.5МБайт/с на своей eMMC, не знаю большой ли для вас LQFP100 14х14мм. Просто HSMCI 4бит - даёт реальный выигрышь перед SPI по задержкам и снижает требования к памяти.

Это позволит избежать лишних накладных расходов, но при этом возможно протирание буферной памяти, если реализация эластичного FIFO не будет это учитывать.

Задержки связанные со стираниями/записью во флешь не зависят от интерфейса SPI или SDIO.
Время приостановки потока будет конечно зависеть от скорости передачи, но разница будет не принципиальна - ну получится вместо 500мсек задержки, например 450мсек - это проблему не решит.

SD Specifications Part 1 Physical Layer Simplified Specification Version 4.10
4.6.2.2 Write
For a Standard Capacity SD Memory Card, the times after which a timeout condition for write operations occurs are (card independent) either 100 times longer than the typical program times for these operations given below or 250 ms (the lower of the two). The R2W_FACTOR field in the CSD is used to calculate the typical block program time obtained by multiplying the read access time by this factor. It applies to all write commands (e.g. SET(CLR)_WRITE_PROTECT, PROGRAM_CSD and the block write commands). High Capacity SD Memory Card and Extended Capacity SD Memory Card indicate R2W_FACTOR as a fixed value.
In case of High Capacity SD Memory Card, maximum length of busy is defined as 250ms for all write operation.
While the card should try to maintain that busy indication of write operation does not exceed 250ms in the case of SDXC card, if the card is not possible to maintain operations with 250ms busy, the card can indicate write busy up to 500ms including single and multiple block write in the following scenarios:
a)The last busy in any write operation up to 500ms including single and multiple block write.
b)When multiple block write is stopped by CMD12, the busy from the response of CMD12 is up to 500ms.
c)When multiple block write is stopped by CMD23, the busy after the last data block is up to 500ms.
d)Busy indication at block gap in multiple block write is up to 250ms except a following case. When the card executes consecutive two blocks write (2*512Bytes) and it spans across the physical block boundary, the busy after the each block can be indicated up to 500ms.
Especially regardless of the above definition, a speed class writing mode specified by CMD20 shall keep write busy up to 250ms in any case until the end of speed class write is indicated.
There are two types of busies in a multiple block write operation. (1) Write busy at block gap (without CMD12) is maximum 250ms (2) Write busy after CMD12 is maximum 250ms (500ms for SDXC)
If CMD12 is issued during a multiple block write operation's busy period, the host timeout counter is reset and the 250ms (500ms for SDXC) timeout period is measured from the response of CMD12.

The host should use a fixed timeout for write operations rather than using a timeout calculated from the R2W_FACTOR parameter.
It is strongly recommended for hosts to implement more than 500ms timeout value even if the card indicates the 250ms maximum busy length.
Even if the card supports Speed Class, any multiple block write operation may indicate a busy period of up to a maximum of 250ms. The sum of the busy periods over an AU is limited by Speed Class.

Да и то - я находил сообщения, что этот предел указанный в даташитах FRAM - теоретический, т.к. реально не удалось достигнуть отказа ячейки FRAM.
А у Everest для её MRAM вообще в даташите написано: кол-во циклов перезаписи - неограничено.

Сорри за офтоп, но если эта такая замечательная память, почему ее до сих пор не используют в качестве флеша на МК или подобных применениях? Сколь не читал даташитов, в МК только 10000 перезаписей и кирдык..