Всем привет, стоит вопрос о постановке pic32mx в устройство.
Смотрю errata на PIC32MX330/350/370/430/450/470 (http://ww1.microchip.com/downloads/en/DeviceDoc/80000574F.pdf).

Смущает item#12:
The Open Drain selection (ODCx) on I/O port pins is not available when the pin is configured for anything other than a standard port output. In addition, the Open Drain feature is not available for dedicated or remappable Peripheral Pin Select (PPS) output features.

Правильно ли я понимаю, что на работу пинов I2C это не влияет? (пины которые жестко закреплены за I2C, напр. pins 31,32 SDA2/SCL2)
Т.е. ограничений на работу I2C нет? (т.е. блок I2C "сам" управляет этими пинами, и описанные ограничения на него не распространяются).

Касаемо пинов PPS (кроме тех, что жестко за I2C закреплены), как я понял - в них нельзя использовать режим Open Drain согласно описанной проблеме.

Если кто поднимал I2C на семействе mx350/370/450/470, нет ли там серьезных проблем по этому блоку?

Заранее спасибо всем, кто ответит.

У меня MX5xx и I2C в режиме мастера, схемотехника с подтяжками, всё работает (:

Спасибо, возьмем на заметку)
Может действительно остановимся на mx5xx,
mx450/350... приглянулись тем, что вроде еррата меньше, чем в остальных семействах (за исключением озвученного бага). На крайняк, для наших задач кристаллы pin-to-pin получаются (mx4 - mx5).

С младшей серией тоже есть опыт работы, но без I2C. Там тоже никаких проблем и накладок не возникало. Вообще все MX'ы уже достаточно хорошо отработаны, чего не скажешь об MZ.

угу, спасибо,

да, ошибок в MX целом немного (за исключением отдельных серий, старых ревизий (mx575..795)),

ошибка по переполнению uart при приеме не очень приятна, но думаю это можно обойти посредством DMA
(During a RX FIFO overflow condition, the shift register stops receiving data. This causes the UART to lose synchronization with the serial data stream. The only way to recover from this is to turn the UART OFF and ON until it synchronizes. This could require several OFF/ON sequences.)

и кое-где встречается ошибка CPU при записи в регистры периферии и срабатывании перрывания
(During normal operation, if a CPU write operation to a peripheral is interrupted by an incoming interrupt, it should be aborted (not completed) and resumed after the interrupt is serviced. However, some of these write operations may not be aborted, resulting in a double write to peripherals by the CPU (the first write during the interrupt and the second write after the interrupt is serviced),

но, в принципе, это все решаемые моменты.