Коллеги,корка JESD не хочет генериться с L = 8. Тип камня - 5agxma5g4f31 , в нём 18 трансиверов. Я что то пропустил? Почему Lmax = 6?

версия квартуса последняя? Может скорость суммарная выходит за рамки допустимого для корки? Что за зверь на другой стороне интерфейса стоит?

Квартус Q16.1 , зверь называется DAC38J84, скорость 5500 МГц на линию.

При уменьшении Data Rate до минимума всё равно Lmax = 6.
В Q16.0 то же самое
Приёмник с L = 8 - пожалуйста, передатчик нельзя.

У меня для Арии 10 все ок, по 8 линии и для ЦАП и для АЦП.

А для пятой арии можете попробовать?

Попробовал. ворнинг первый на скриншоте и есть ответ!
В первой меню - main? выбираем PCS Option - Enable PMA Direct. И получаем 8 Lanes. Только вот вытянет ли частоту - надо пробовать. Дальше дело за вами.

Большое спасибо! Сработало, а у меня хард стоял.
А насчёт частоты - отчёта STA будет достаточно?
Похоже это не последний мой вопрос по теме...

p.s. А как же быть с This option is applicable only for Arria V GT/ST devices.? Ведь у меня GX...

Думаю да.



Вот этого не знаю...

Да, тёмная лошадка эта корка...

Коллеги, ещё вопросы по теме.
1). Для схемы 1 приёмник - 1 АЦП и L = 4 нужен ли сигнал SYSREF? Для схемы 1 передатчик - 1 ЦАП и L = 4 нужен ли сигнал SYSREF?
2). Если нужен то как его сформировать?
Не удаётся найти в сети схему с примером подключения. Может кто знает какой нибудь Kit по этой теме?

Есть кит Analog Devices AD-FMCDAQ2-EBZ. Схема на сайте.

https://wiki.analog.com/resources/eval/user.../ad-fmcdaq2-ebz

Возможно у TI также есть подобные киты.

Большое спасибо,коллега! Заодно понял как искать нужные Киты.

Сейчас мировая тенденция- практически на каждое изделие-микросхему у фирмы есть кит,
в тч для HS ADC, DAC. До применения в аппаратуре можно посмотреть реальные параметры,
режимы и тд и сравнить с документацией. Сделать выводы подходит/ не подходит для проекта.

Что то не склеивается у меня.
На картинке сигнал SYSREF явно не меандр. В стандарте пишут :

И вторая картинка из стандарта это подтверждает.
А в схеме на кит AD-FMCDAQ2-EBZ этот сигнал берётся с одного из выходов синтезатора, т.е. явно не one-shot или gapped.
Есть ли какие мысли,коллеги?

p.s. Вот чёрт слепой! Только сейчас заметил три варианта: A periodic, one-shot (strobe-type), or ”gapped” periodic signal
Sorry!

Всем привет!
1). У меня почему-то порт jesd204_tx_avs не доступен в QSYS для подключения шины Avalon-MM, можно назначить только на экспорт. Как разруливать ситуацию?
2). Мне не нужна динамическая переконфигурация трансиверов, но в описании на корку пишут для сигналов reconfig_to_xcvr и reconfig_from_xcvr:


Означает ли это что мне всё равно нужно использовать компонент alt_xcvr_reconfig? Если да, то их нужно 2 штуки(для rx и для tx)?

И что пишет QSys, когда отказывает в подключении? У меня все норм было.


Я собирал проекты как с динамикой так и без - и все они компилятся. К сожалению проверить работоспособность в железе не могу - нет железа

Спасибо! А ничего не пишет. Но это какой-то глюк самого QSYS, я сейчас повставлял некоторые модули в систему, поудалял и интерфейс для подключения появился
Хотя на картинке выше явно видно что его не было. Похоже этот вопрос закрыли.



Да,компилятся, но это ещё ничего не значит. Ведь вроде они пишут что компонент alt_xcvr_reconfig учавствует в калибровке.

Попробовал я добавить в систему два компонента alt_xcvr_reconfig - тоже какая-то бредятина. Для приёмника я соединил reconfig_to_xcvr и reconfig_from_xcvr перекрёстно, а для передатчика - сигнал в сигнал. Ни первый вариант ни второй кусису не нравится. Причём во втором варианте не совпадают рамерности шин, т.е. так вроде нельзя. И что же делать?

И в то же время в примере подключения и близко нет никаких alt_xcvr_reconfig.
Я просто на грани срыва...

Вот и я скачал примеры альтеровских проектов для jesd и полностью их повторил в плане подключения, чего и вам советую

Т.е. не стоит читать UG на корку? Как-то непривычно...
Конечно я тоже накачал всякого разного но пока единой картины нет.

Кстати, а что делать с ножками трансиверов GXB_REFCLK? На землю посадить? Нигде не нашёл...

Т.с. - победили jesd204b ?

Здравствуйте, коллеги. Ваши комменты почитал, интересен вопрос. У меня в системе АЦП ad9680 4 штуки и плис virtex 7 410t. Подключено 4 линии 10 Гбит. Стадии инициализации проходят, получаю данные из АЦП. Частота тактовая 1000 Мгц, Sysref 50 Мгц. При выборке 512 кб вижу "рваный" в одном месте синус, то есть сигнал теряет 4 отсчета в посылке, при этом счетчики ошибок встроенные в корку плис JESD не обновляются. То есть сигнал получен таким с АЦП, ошибок декодирования не было на линии. Прошу дать совет, что делать? rolleyes.gif

Увы, нет. Развели печатную плату, даже не изготавливали - и проект заморозили.