Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: SignalTap ругается на контрольную сумму
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Kluwert
Коллеги, вот такая проблемка.
Был исходный проект, .sof заливался через stp, всё работало. Сделал небольшие изменения в проекте во вспомогательном модуле, модуль даже не входной и не выходной. И началось: заливаю через stp, жму на запуск - instance not found.
В Квартусе в окне сообщений: Error (261009): Cannot run SignalTap II Logic Analyzer. SignalTap II File is not compatible with the file programmed in your device. The expected compatibility checksum value is 0x9598DEEB; the value read from your device is 0x9A611FF4.
Прочистил весь проект, удалил прошивку руками. Пересобираю. Вот она, дата, время, размер соответствуют. Руками опять вставляю её в stp, проливаю, жму на запуск stp - та же картина.
Удалил к чертям все изменения в проекте, в том числе из .stp и .qsf, опять пересобрал - та же фигня.

Достаю из архива исходный проект, разворачиваю, собираю - всё работает.

Что за напасть такая?
Magnum
Сигнал тап всегда компилить надо вместе с проектом при любых изменениях.
Kluwert
Цитата(Magnum @ Aug 16 2017, 15:35) *
Сигнал тап всегда компилить надо вместе с проектом при любых изменениях.

Так .stp-файл включён в проект и в настройках в разделе signal tap указано, что использовать именно этот файл. Мало того, если в .stp что-то поменять существенно, то он при попытке запуска сразу выдаёт сообщение, типа "надо бы пересобрать". Так что, я так понимаю, .stp сейчас является частью проекта.

Кстати, сразу после заливки, в stp высвечивается "invalid jtag configuration". Может ему какую-то из ног, связанных с jtag'ом пережало прошивкой?
Magnum
Значит либо в железку зашивается не та прошивка, либо открываете не тот файл сигнал тапа. В иных случаях обычно всё Ок. Проверьте пути в stp откуда заливаете.
Kluwert
Цитата(Magnum @ Aug 16 2017, 15:43) *
Значит либо в железку зашивается не та прошивка, либо открываете не тот файл сигнал тапа. В иных случаях обычно всё Ок. Проверьте пути в stp откуда заливаете.

Ну вот проверил уже раз 20. Поискал по "invalid jtag configuration", на альтеровском форуме пишут, что ещё с таймингами stp проблемы могут быть. Сейчас попробую с констрейнами повозиться, если результат будет - сообщу.
Magnum
На каком кристалле проект? Если не секретный, можно выложить, глянуть.
Kluwert
Цитата(Magnum @ Aug 16 2017, 15:56) *
На каком кристалле проект? Если не секретный, можно выложить, глянуть.

Всё, потратили кучу времени, а всё оказалось банально просто донельзя: не тянул блок питания. После прошивки плисины, на одной из ног генерился уровень для включения питания всей схемы. Ток зашкаливало, у БП кратковременно срабатывала схема защиты от перегрузки и плисина сбрасывалась и заливалась какой-то старой прошивкой из флешины.
Да уж, век живи - век учись ...
AVR
Цитата(Kluwert @ Aug 16 2017, 15:17) *
срабатывала схема защиты от перегрузки и плисина сбрасывалась и заливалась какой-то старой прошивкой из флешины

На самом деле это частая проблема по самым разнообразным причинам, с виду файл успешно копируется - а посмотреть или MD5 посчитать - видно что не докачался или битый, или вовсе не тот. В софтовой области у меня на этой почве MD5-паранойя. А уж с версиями прошивок ПЛИС в продакшен - предмет особой опеки. Так что, такие грабли разложены густо для удобства наступания на оные sm.gif
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.