Подскажите пожалуйста как можно инициализировать несколько блоков ROM памяти на Verilog'e?
Например
CODE
reg [7 : 0] MyRom [0 : N - 1]
genvar i;
generate
for (i = 0; i < N; i = i + 1) begin
initial $readmemh($sformat("Data_block_%0d.txt", i), MyRom, 0, 16);
end
endgenerate
где Data_block_0.txt, Data_block_1.txt, ... , Data_block_N-1.txt - файлы с содержимым каждого блока ROM
Синтез данной конструкции проходит. При попытке запустить симуляцию появляется ошибка на sformat
