Форум разработчиков электроники ELECTRONIX.ru

_Anatoliy

Mar 14 2018, 09:27

Никогда не занимался коммутацией клоков да вот понадобилось. Подключил Altclkctrl , а на выходе всегда высокий уровень, не зависимо от состояния clksel. Кто нибудь сталкивался? Квартус 16, Аррия-5.

Код

  u0 : component clk_strl_iq port map (
          inclk3x   => iclk_2,
          inclk2x   => iclk_1,
          inclk1x   => '0',
        inclk0x   => '0',
          clkselect => clksel,
          outclk    => clk_dsp);

Realking

Mar 14 2018, 09:58

Цитата(_Anatoliy @ Mar 14 2018, 12:27)

Никогда не занимался коммутацией клоков да вот понадобилось. Подключил Altclkctrl , а на выходе всегда высокий уровень, не зависимо от состояния clksel. Кто нибудь сталкивался? Квартус 16, Аррия-5.

Код

  u0 : component clk_strl_iq port map (
          inclk3x   => iclk_2,
          inclk2x   => iclk_1,
          inclk1x   => '0',
        inclk0x   => '0',
          clkselect => clksel,
          outclk    => clk_dsp);

а смотришь то чем? сигналтапом?

_Anatoliy

Mar 14 2018, 10:15

Цитата(Realking @ Mar 14 2018, 12:58)

а смотришь то чем? сигналтапом?

осциллом, на ножку вывел.

Realking

Mar 14 2018, 10:20

Цитата(_Anatoliy @ Mar 14 2018, 13:15)

осциллом, на ножку вывел.

может его наружу нельзя выводить

попробуй поделить

_Anatoliy

Mar 14 2018, 10:31

Цитата(Realking @ Mar 14 2018, 13:20)

может его наружу нельзя выводить
попробуй поделить

Так и модули что им запитаны тоже молчат,клока ждут.

Realking

Mar 14 2018, 10:38

Цитата(_Anatoliy @ Mar 14 2018, 13:31)

Так и модули что им запитаны тоже молчат,клока ждут.

ясно...
а входные откуда берутся? (с пинов, с плл и тп)

и еще

When the clock control block is configured to drive a regional clock network, you can only control the clock source selection statically.

_Anatoliy

Mar 14 2018, 10:42

Цитата(Realking @ Mar 14 2018, 13:38)

ясно...
а входные откуда берутся? (с пинов, с плл и тп)

из PLL. Поэтому у меня и четырёх-входовый коммутатор, мне хватило бы и двух-входового. Но у квартуса на этот счёт своё мнение...

У меня установлено авто.

Realking

Mar 14 2018, 10:48

Цитата(_Anatoliy @ Mar 14 2018, 13:42)

из PLL. Поэтому у меня и четырёх-входовый коммутатор, мне хватило бы и двух-входового. Но у квартуса на этот счёт своё мнение...

У меня установлено авто.

попробуй GCLK

_Anatoliy

Mar 14 2018, 11:42

Цитата(Realking @ Mar 14 2018, 13:48)

попробуй GCLK

Хорошо, попробую. Но сейчас пока компилится собственный безглитчевый коммутатор на рассыпухе.

Мой коммутатор работает, меня устраивает. А что с ALTCLKCTRL позже по свободе посмотрю, сейчас не до того.

dvladim

Mar 14 2018, 20:07

ИМХО ошибка в подключении: нужно или клоки подключить на inclk0x, inclk1x, или clksel подключить как {clksel, 1'b0}.

_Anatoliy

Mar 15 2018, 03:02

Цитата(dvladim @ Mar 14 2018, 23:07)

ИМХО ошибка в подключении: нужно или клоки подключить на inclk0x, inclk1x, или clksel подключить как {clksel, 1'b0}.

1.При попытке подключения клока с выхода PLL на inclk0x квартус заругался, мол клок должен идти только с входного пина. Поэтому задействовал inclk2x, inclk3x.
2.Перебирались все возможные значения clksel - 0,1,2,3.

dvladim

Mar 17 2018, 15:55

Значит clksel должен управлять старшими битами, а не младшими.