День добрый,

Помогите плиз чайнику
Есть плата с сабжевой FPGA. Ничего нетривиального в плате нет, эдакий ногодрыг для хоббийного применения.
Циклончик паяли хоть и самостоятельно, но как будто бы аккуратно. В процессе оживления платки заметил, что некоторые пины не подают признаков жизни.
К примеру настраиваю их как выходы, подтягиваю программно к Vcc, а на выходе 0.
Первая мысль была о плохой пайке. Вполне вероятно как бы.
Но в процессе копания оказалось, что признаков жизни не подают пины, принадлежащие банку 3.
Маловероятно как то что шарики не пропаялись настолько избирательно.
Битый Циклон или что то я пропустил по чайниковости?

А непропай VCCIO банка 3 - вполне вероятен.

Согласен, но у 3 банка целых 8 шариков для питания.
Хоть один бы да и припаялся то.

Попробовать собрать простой проект - какой-нибудь счетчик, его выходы вывести на проблемный банк, посмотреть осциллографом.
Микросхема "легла" на плату ровно, без перекосов - посмотреть под лупой с краев - везде одинаково, шарики приплюснулись?
Качество платы, переходных отверстий? 8 шариков чтобы все не припаялись - многовато, но мало ли...

Можно и без проекта - jtag-тестированим

Я на них мегагерцовый сигнал вывел.
Используется не весь 3 банк, но из пары десятков пинов не дёргается ни один.
При этом кой какая периферия работает нормально. Проверил немного пинов, принадлежащих
другому банку но расположенных вплотную. Шевелятся.

Припаяно на первый взгляд ровно.

Еще спросите у Stewart Little, кошерные ли номера на чипе - серия, дата выпуска и пр. Может быть сама микросхема - контрафакт... Остальные микросхемы из этой же партии - работают?

Плата хоббийная. Посему была заказана и куплена только одна микросхема.
Перед покупкой следующей хотелось бы понимать на 200% что это именно проблема этого конкретного экземпляра.
(ну то есть понимание есть, но есть и надежда на а вдруг я что то не знаю про банк 3)
Виновник торжества вот:

Насколько я понимаю, про банки все должен знать Квартус. Если в назначениях пинов все нормально - значит, так и будет в проекте (ну, скорее всего) .
Плата - уверены, что проблема не в ней?
Если без этого банка не обойтись - как вариант аккуратно отпаять микросхему и прозвонить на плате выводы питания этого банка.
Ну и заодно - другие питательные/земляные пады. Или есть еще одна такая голая плата без микросхемы? - прозвонить ее.

В назначении пинов всё нормально.
Платы еще есть, прозвонил.
И земли и питание на месте.
От безысходности просто возникла мысль, что не все питающие ноги параллельны и равнозначны.
Ну что то вроде не пропаянный шарик питания ядра в области банка "отключает" этот банк.
Эдакое горе от ума.
Без этого банка никак...

Может проблемы с Power sequence, или rise time?

К примеру, вот в этой группе пинов сигнала нет только у пина из 3 банка.



ПыСы, можно ли где то в настройках Квартуса глобально отключать банки?
Может у меня какая то проблема с настройками проекта?
Но в настройках я вроде бы всё просмотрел. нет там ничего эдакого.

Добрый день.А не пробовали какой-рибудь счетчик принудительно расположить в третьем банке, а результирующий сигнал вывести на работающий пин?

Не, так далеко в смелых экспериментах не заходил.

Я конечно понимаю, что проблема у меня странная и детская, но тем не менее.
Часть шаров питания банка 3 находятся в крайнем ряду и относительно доступны.
Тонкая проволочка и тестер показали наличие 3.3В на них.
Это 4 питающих шара из 8 в этом банке.
Но вот к вечеру мне снова стало скучно, я полил чип флюсом и погрел феном.
Кой какие соображения для этого у меня были, да и терять уже как бы нечего.
Дома станция у меня совсем простая, так что только фен. И чутка пошевелил чип.
После этого 3 банк ожил. На всех пинах, что я вывел для теста появился сигнал.
Я несколько озадачен, хотя и обрадован. И опять таки, вопрос не пропал: сдувать и пытаться вернуть или
понадеяться на лучшее и оставить.

Контактные площадки под FPGA луженые или позолоченные?
Если позолоченные - как паяли - покрыли флюсом, поставили FPGA и в печку, или залуживали предварительно?

Вопрос более чем понятен, ответ на него не так и прост.

Плата - лужёнка. Но покрытие достаточно высокого качества (ровное)
Монтажники у нас балованные, но как бы взялись и сильно не кривились.
Более того, сегодня я попытался на них наехать и оказалось, что после пайки
те сделали рентген. Возможно даже сохранился снимок.

Дальше, как я и писал ранее, я долез к 4 из 8 питающих шаров. На них было напряжение.
Еще, тем или иным образом я проверил сотни полторы пинов.
Не считая всяких MSELов и прочих JTAGов с конфдонами.
Все рабочие кроме банка 3.
Т.е. если и было где то отслоение или непропай, то скорей это внутри самого чипа.

Я почему про золочение спрашивал - наши изготовители плат очень настаивают/рекомендуют, чтобы мы заказывали платы с БГА компонентами с покрытием золотом - типа так получаются ровные площадки.
Если паяем автоматами - то используем шаблон для пасты - и под БГА тоже наносится паста.
А при ручной пайке (прототипы, или надо пару штук запаять) - эти золоченые пятачки вручную залуживаем. Так поступает наш монтажник, к которому обращаемся в случае необходимости пайки большого по размеру корпуса на относительно большую плату, которую всю феном равномерно не прогреть (в офисе обычная паяльная станция с феном, а у него есть нормальная паяльная станция со всем необходимым для пайки БГА).

Просто это же извечный вопрос из серии яйца и курицы.
У вас плата луженка - так что ж вы хотели, паять BGA на горбатый HAL
У вас плата золочёная - так что ж вы хотели, паять по золоту без танцев с бубном.

Это условие необходимое, но не достаточное
Питание джолжно подаваться на все выводы VCCIO банка (и, кстати, все GNDIO должны быть заземлены).

Хорошо, а что будет если не на все? Они по кремнию не соединены?
Вот реальная ситуация: распаяна ПЛИС. Часть питаний не пропаялась.
Нагрузки на пинах нет. С другой стороны дорожек ничего не припаяно пока.
Подтягиваем в Квартусе пины к Vcc. Что промеряется на выходе?

Взял 5-й Циклон в корпусе F23 (484 шара), прозвонил ноги питания 7А банка. 10 выводов, все соединены внутри микросхемы.
Но к банкам в этой микре относятся еще и питательные шарики Vref (их всего по одной на банк) и VccPD (их от одной до нескольких на 1-2 банка). И что будет, если одна (и единственная) такая нога не припаяется - не знаю.

VCCPD относится к "Power Supplies Monitored". Я спрашивал у интела, что если подобную ногу (одну из) я не припаяю - сказали не стартанет чип. То есть будет все время в резете.



в каждой Handbook есть табличка в конце, там перечислены питания, которые проверяются и которые не проверяются. Если питание относится к проверяемым, чип не стартанет.
Обсуждаемое выше кстати, VCCIO, не проверяемое.

Не собираюсь оспаривать очевидное по поводу необходимости запайки всех питающих пинов, но ситуации бывают в жизни всякие.
И пока ещё не припомню случая, чтобы от незапаянного пина из группы что то не работало.
Так же пока не попадались мне компоненты у которых пины из одной группы не имели бы соединения по кремнию.
В качестве ПыСы 3 банк всё ещё работает...