Как заявляет производитель у него на камнях STR71x реализован HDLC.
На самом деле HDLC там с ошибками аппаратного уровня то есть на самом камне .
В спецификации на HDLC тоже ошибки. Поддержку по нему они не осуществляют.
Сам ST рекомендует HDLC на STR71x не использовать. Вся информация от самого ST.

Блин надо же было так пролететь закладывал его только из за HDLC.

хмм. однако...
соболезную вашей потере

хорошо что мне там hdlc не нужен будет.

А из какого док-а информация?
Не так давно скачивал с их сайта дополнение к стандартным библиотекам STR71x, которое собственно из hdlc.c, hdlc.h, hdlc.pdf и состояло. Ни слова об отказе от заявленных фич небыло. Откуда шум?

НУ сейчас доки удалены и больше выкладываться не будут !
А вся информация от самого сапорта ST!
В следующих релизах док HDLC вообще уберут!
Вообщем то весь сыр бор начался из-за того что я тоже хотел скачать эти доки. Но когда не обнаружил их на сайте связался с сапортом и они вот такое выдали.

Ранее скачанный Add-он по HDLC прикладываю. Замену STR подыскали уже? Может посоветуете чего?

ДА менять уже поздно! Это практически начинать проект с нуля !
Пока самое оптимальное решение которое видится это реализовывать HDLC программно!
Ну еще думаю проиграться все-таки с исходниками от ST!

Буквально сегодня пробовал их HDLC example1 и 2. 2-й (с внешней частотой) не заработал (данные явно не цепляются за внешнюю ч-у). 1-й (на internal clk) выдает данные нормально. Но остался вопрос по CRC16. Выдает он ее MSB or LSB first? В доках ответа не нашел. Знаете может?

1 тест мало интресен так как не синхронный HDLC уже наврно и не импользуится.
2 тест запустил такаяже фигня была с частотой! Пернастроил делители вроди стал нармально!
Впринципе данные отправил и получил по петле ! Как удалось выяснить походы у них перпутаны биты REN и TEN местами! так как при отправке сбрасывает бит REN. И не хочет получать пока не установить бит TEN в единицу!
По CRC ничего сказть не могу !

Результат аналогичный. Только я PLL2 запретил ( HCLK проключил напрямую). С CRC беда. При передаче данных buf = {0,0,0,0,} по стандартному полиному CRC must be 0x0000. А там галиматья . Хучь плачь.

А резултат какой?

случайнно
0x1D0F или 0x84C0?

Точно подтвердить могу только в понедельник, но в принципе 0F вроде было . Есть какая то версия ???

тут можно и прочест и скалкулироват

http://www.lammertbies.nl/comm/info/crc-calculation.html

Почитал, понял, Вам .

Вцелом вроди все стало нармально работать с петелей и бз петил !
Тоже заметили что биты местами перпутаны или нет ?
Про CRC сейчас посмотрю !!!

Вцелом вроди все стало нармально работать с петелей и бз петил !
Тоже заметили что биты местами перпутаны или нет ?
Про CRC сейчас посмотрю !!!
[/quote]

Это они по ITU-T rec. I-403 сделали (как в LAPD) Данные идут LSB first, а CRC - MSB first. Все правильно. Полином используют CRCCCITT (базовая константа 0x1021, инициализация с 0xFFFF). Все работает правильно. "Вычислил" по приведенным выше ссылкам. Проверил на железе.

О гуд а то я увяз с этим CRC!
Дак это тогда получаится что бит TCRCI должен стоять в '1' ?

Как раз таки нет! Когда он в нуле, все стандартно, (как выше писал). Чего происходит когда его уст. в 1 непонятно, но CRC меняется (не исключено, что они просто полярность бита перепутали, завтра проверю).
Забыл добавить, что CRC передается инверсно (соотв. ITU).

Кинте плиз ITU-T rec. I-403 или суда или можно на ящик: muxamor2000@mail.ru

Самой доки сейчас нет. Прикладываю файл с таблицей констант и ф-ей вычисления CRC.
Это оно и есть. Проверял по ней.

Нажмите для просмотра прикрепленного файла Извините, не догнал

ОК спасибо!
С битом TCRCI не пробывали играться?

Руки не дошли, все пытался получить ответ по шлейфу. Кроме Transmission Message Completed interrupt флага так ничего и не увидел.

НУ как получилось с той конструкцией?
НА новые багги не наткнулись ?
Я вот пока в HDLC больше ничего неприятного не нашел !

Да вроде все заработало. Сейчас отлаживаю работу HDLC по прерыванию.

НУ и отлично можно сказть утоптался HDLC (три раза плюнул через левое плече и постучал по дереву)!

Подитожим :
ДЛя запуска HDLC тест 2 пернастрока делителей(или отключить PPL2)
Удлить вызов функций HDLC_Xmit_Control (можно совсем выкасить так как он бесполезные)
Настройкаи HDLC_Xmit_Frame :

HDLC->PCR= 0x0003;
HDLC_XmitFrameByteCountWrite(bytecount);
return 0;

Биты TEN и REN перпутаны (бит REN-пердача, Бит TEN- прием), подправить проверку в начале функции.

В конце функции HDLC_Recv_Frame добавить:

HDLC->PCR = (HDLC->PCR) | 0x0001;
return 0;



ПО CRC Ledol описал выше.