вопрос возник в связи с желанием использовать сию CPLD в учебных целях.
Краем уха слышал что у конкурента (МАХххх) не всё так здорово с этим показателем
.
интересует насколько на практике обеспечиваются эти "бумажные" 10000 циклов программирования/стирания.

В учебных целях наверно FPGA проситься. Наверно без ОЗУ нельзя обойтись. Да и с количеством конфигурирования нет проблем.

Гы, у меня горсть палёных чипов валяется. Все, что купил поиграться, за пару дней исчерпали свой ресурс. Включаешь его, он накаляется и не реагирует. ХЗ, что там на самом деле, но видимо -- КЗ. Один раз не то зальёшь и можно менять на новый. Мне тоже кажется, что FPGA повыносливее будут.

Ниразу у меня такого небыло. Не считал сколько раз перешивал XC9536XL и XC9572XL(наверно больше 100 раз) но подопытные до сих пор живы .

Если речь про CPLD Xilinx, то подобная проблема (самопроизвольный разогрев и выход из строя) возникала в серии XC9500 с "висящими" входами. У этой серии все неиспользуемые выводы обязательно нужно "обвешивать" pull-up резисторами или в опциях проекта устанавливать Create Programmed Ground Pins on Unused I/O. В серии XC9500XL введена схема Bus Keeper и поэтому проблема "висящих" входов не стоит столь остро. Но для снижения энергопотребления рекомендую следовать такому же правилу как и для XC9500.
Насчет ресурса и количества перепрограммирований. Пока ни разу (ни в серийных изделиях, ни в макетах) не сталкивался с тем, что CPLD Xilinx переставала шиться по причине ограниченного количества перепрограммирований. C CPLD Altera практически не работал, поэтому не могу сказать что-либо определенного.

ИС семейства MAXII можно !конфигурировать! неограниченное количество раз. Их не обязательно прошивать, т.к. загрузить схему можно в обход FLASH.

С палеными чипами тоже все понятно. Все почему то думают, что чип перепрограммируемый и мучают его пополной программе, а он перепрограммируемый при неизменности физического окружения кристалла.
И в этом смысле FPGA предпочтительней. Неиспользуемые контакты ввода вывода можно сделать как input tri-stated

ИС семейства MAXII можно !конфигурировать! неограниченное количество раз. Их не обязательно прошивать, т.к. загрузить схему можно в обход FLASH/////////

Это врядли. *.sof файл не формируется. Только *.pof А это значит 100 раз. Хотя структура FPGA. Классная обманка.

Да, перепутал с "Real-Time" ISP, хотя они могли бы и сделать.



Либо вы меня запутали, либо я запутался. см. картинку:
Нажмите для просмотра прикрепленного файла

FPGA это конечно здорово, но на данном этапе пока что - жирно :(
в данном случае - всего лишь попытка скрестить ужа и ежа с максимальной выгодой для учебного процесса.
просто на обучающей плате на DSP место осталось - есть возможность впихнуть что-нить типа
XC9572XL-TQ100. подсадить ее на сихнр.посл-й порт сигнальника . навестить chip-led + кнопок - на первых порах студентам пойдёт для изучения азов HDL.





cпасибо. замечание ценное.
дабы то и дело не перепроверять на куче машин настройки САПР, заложу это на железном уровне в схему включения CPLD

Согласен со вторым оратором. Конфигурация в ядро грузится только из CFM (в обход нее никак нельзя). Другое дело, что саму CFM можно перепрошить без разрушения уже загруженной конфигурации.
На сегодняшний день ресурс флэши в MAX II в документации заявлен равным 100 циклам. Но за кружкой пива альтеровцы сообщили, что они продолжают тестирование флэш-память MAX II на гарантированное максимальное кол-во циклов записи-стирания, и что по результатам тестов получается тесячи или десятки тысяч циклов. Но пока тестирование в полном объеме не закончится, информацию в документации исправлять не будут.
По своему опыту могу сказать, что альтеровский семитысячник на моей плате пережил без последствий уже больше тысячи перепрошивок. Но насколько этот эффект повторяем, я сказать не могу.

Тем не менее, для учебных целей лучше, имхо, взять Cyclone, и грузить его sof'ом (опять-таки, процесс заргузки побыстрее будет).

Вот так всегда. У меня почему-то сложилось впечатление, что MAX2 можно конфигурировать в обход flash.(Наверно потому,что я так хотел)

Помниться у нас в инстите были учебные стенды SDK 7 с XC9572XL от фирмы ЛМТ помоему, года 3-4 уже живут и ничгео.
если для учебных целей помоему довольно удобный стенд, разъемы индикаторы и тп. на 3 курсе у нас ребята с уловольствием им пользуются.

В конце концов можно поставить XC95xxXL в PLCC и время от времени их менять.

согласен, что для учебных целей - это решение..
..но, как разработчику РЭА, PLCC может отлько в страшном сне присниться =)
сейчас элементарно места нету на плате, что вопрос в том: ставить в TQFP либо не ставить вообще
в любом случае, если через пару лет выйдут из строя - будет причина новую версию выпустить)
хотя к тому времени уже на FPGA надо переходить (но это скорее вопрос не волевого усилия разработчиков/преподавателей, а материального благосостояния кафедры).
со FPGA наверное проще покупные юзать:
есть достойные учебных целей КИТы
на Спартан3 за 99уе+НДС
и
на Спартан3Е за 149уе+НДС

Есть еще вариант - реализовать конфигурирование FPGA через DSP, чтобы DSP сначала загружал прошивку в FPGA, а потом уже с полученным работал. В любом случае, макет в составе процессор + FPGA мне кажется гораздо лучшим вариантом, чем покупные киты на базе FPGA + обвязка.

я свой перый проект делал на XC9572XL, каждый день экспериментировал с VHDL, всякие конструкции проверял как работают - раз 20 каждый день прошивал в течениие месяца - так и не смог запалить )
до сих пор работает

А чего Вы flash'и Actel не расматриваете они тоже маленькие и по настоящему флеши
3 семейство самое то будет для студентов...

У них на сайте на халяву можно заказать семплы даже.

ну это тоже самое, что в качестве сигнальника выбирать FreeScale
марка известная и распространенная, но не у нас
и нету пока веских аргументов переходить
от xilinx к actel
и от TI к FreeScale

Ну насчет известности у Вас незнаю.
Но тут (на форуме) много кто с ними работал, включая меня.
Навскидку сразу один момент пришел в голову в пользу Actel для студентов - Больше возможностей, чем у CPLD'ышных FPGA

сильное словосочетание =)))
.
у меня сокурсник на Actel работает (в РНИИ КП). Но там такой выбор самой спецификой разработок определяется.