Описание планируемого железа.
Видеосигнал подается на специализированный АЦП от филипса, например на SAA7113. Выход ITU 656 YUV 4 : 2 : 2 format (8-bit), разрешение 696*560 (PAL/SECAM). АЦП на плисину. К плисине SDRAM в качестве буферного ОЗУ. Все это подключается к микроконтроллеру.
Алгоритм работы. Контроллер дает команду - "снять кадр". Плисина сама все делает, и кладет JPEG файл из этого кадра в буферное ОЗУ.
Есть вариант реализации JPEG кодера
Кодер на ПЛИС
Влазит в недорогую XC3S400-4PQ208, насколько я понял. Вот только, боюсь, денег он стоит

Что самое главное, есть отличная отладочная плата, как раз с нужной плисиной, чтобы потихоньку начать творить
Отладочная плата на Ксиле
Цена вполне разумная - 200 баксов.
ВОПРОСЫ:
1. Есть ли у кого опыт (а еще лучше, реализация) создания JPEG кодера (декодер в этом проекте не нужен)?
2. Есть ли у кого "прихватизированная" библиотека с таким кодером или его элементами?
3. Взялся ли бы кто (не бесплатно) помочь мне сотворить это чудо? Я как-то не силен во всех эти *ХДЛ, я больше по контроллерам
