Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Design compiler topographical mode
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
SM
Почему-то он после синтеза оставляет некоторое количество violation'ов в части max_transition, причем фиксить их никак и ни под каким соусом не хочет. Все эти violations на подводах к жирным макро-блокам (памяти, и т.п.). Если синтезировать по-старинке, используя wireload-модели, то проблем таковых нет. Я конечно понимаю, что это все можно потом при P&R пофиксить не хуже, чем при синтезе, но все таки... Или это баг какой-то в 2006.06? Все таки новое оно, topographical mode.

ЗЫ а кто нибудь еще уже пользуется этим topographical не ради спортивного интереса, а в реальном проекте?
SM
Бардак какой-то. Действительно на багу похоже sad.gif Добавил IO-пад к совсем другой части проекта, пропали все виолейшены.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.