Скажите, а существуют ли какие-нибудь общепринятые стандартные проекты, основываясь на которых можно оценивать эффективность СБИС? Так, чтобы разработчик FPGA или библиотек для ASIC мог, сославшись на определенный тестовый проект сказать, что вот он будет занимать такой-то объем логических элементов (вентилей) и работать на такой-то максмимальной скорости.

Ни разу не встречал таких "тестовых" проектов и честно говоря, необходимости в этом не вижу. Пользователь сам определяет эффективность ПЛИС при выборе кристалла: емкость (кол-во лог. ячеек), быстродействие и т.д.

Не совсем с этим согласен. Логическая емкость ПЛИСины может о чем-то говорить только для того, кто с этой ПЛИС уже работал. Тоже самое касается и рабочих частот, приводимых в даташитах. Это совершено абстрактные величины, ценность которых, без досконального знания архитектуры, достаточно мала.

Если говорить о тестовых проектах, то как правило эффективность ПЛИС можно оценить на весьма простых узлах, таких как счетчики, сумматоры, мультиплексоры. Этого бывает вполне достаточно для того, чтобы понять с чем ты имеешь дело. Хотя окончательный результат будет конечно во многом зависеть от кривости рук.

Давным-давно так и было , когда преобладало простое структурное описание и не было
кучи настроек при синтезе. Сейчас ты можешь только найти сравнение ПЛИС на IP,
не заточенных на конкретную архитектуру.

Может-быть не совсем то, 4то надо, но вот еше одна ссылка:
http://electronix.ru/forum/index.php?showtopic=27372

Поиски по инету выявили организацию PREP (Programmable Electronics Performance Corp), основанную в 91 году и заимавшуюся как раз подобной задачей. Однако на сегодняшний момент все уже померло и на их сайте учат негров с китайцами английскому (www.prep.org).