Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Проблемы с CIC фильтром
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Языки проектирования на ПЛИС (FPGA)
YuP
Сделал CIC интерполятор с N=2,R=1024.
Входная разрядность 16 выходная 35.
Но есть косяк не пойму откуда он идет.
На вход подаю отчеты sin с Fsampl=5кГц. Жаждю на выходе увидеть sin с Fsampl в 1024 раза больше.
Но вижу sin который плавно уходит в минуса.

Может кто встречался с таким.Где я мог накосячить?
Почему sin на выходе 2-го интегратора ползёт вниз?
Диаграммы прилагаю.

Заранее спасибо.
vladv
Цитата(YuP @ Apr 18 2007, 09:35) *
Может кто встречался с таким.Где я мог накосячить?


Да где угодно smile.gif. Без кода и не зная структуры довольно трудно
сказать где.

Если предположить, что структура Хогенаура и масштаб по времени
всех диаграмм одинаковый, то непонятно наличие на входе
второго интегратора (на выходе первого интегратора) преходов, которые
находятся между ненулевыми семплами на входе первого интегратора.
YuP
Цитата(vladv @ Apr 18 2007, 19:24) *
Да где угодно smile.gif. Без кода и не зная структуры довольно трудно
сказать где.

Если предположить, что структура Хогенаура и масштаб по времени
всех диаграмм одинаковый, то непонятно наличие на входе
второго интегратора (на выходе первого интегратора) преходов, которые
находятся между ненулевыми семплами на входе первого интегратора.


Масштаб по времени одинаковый.Переходы образуются в результате накопления в 1ом интеграторе амплитуды ненулевых сэмплов. Но синус получается немномго опущен относительно нуля и из-за этой постоянной состовляющей(отрицательной) синус на выходе 2го интегратора ползет вниз.
Как избавиться от этого пока не знаю. laugh.gif
Andr2I
YuP
Цитата
На вход подаю отчеты sin с Fsampl=5кГц. Жаждю на выходе увидеть sin с Fsampl в 1024 раза больше.
Но вижу sin который плавно уходит в минуса.


CIC фильтр по сути - скользящее среднее. У Вас две секции. И даже на входе 1-го интегратора видна особенность - явный косяк. Возможно где-то отбрасываются разряды.
YuP
Блин,нашел свою багу.Обидно,просидел почти 2 дня. angry.gif
Спасибо всем кто откликнулся a14.gif
Jools
Цитата(YuP @ Apr 19 2007, 09:31) *
Блин,нашел свою багу.Обидно,просидел почти 2 дня. angry.gif

В чем косяк-то был?
YuP
Цитата(Jools @ Apr 23 2007, 08:54) *
В чем косяк-то был?




Чисто моя ошибка в алгоритме. При поведенческом моделировании всё работало.А при полном временном из-за временных задержек всегда проскакивал первый положительный отчет на входе интегратора(с достаточно существенной амплитудой).Проблема была решена постановкой тригера на выходе преобразователя семпловой частоты.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.