С синхронной памятью все понятно. С асинхронной не понятно.
Интересно понять как можно задать ограничения так, чтобы при расчете быстродействия учитывались параметры этой памяти (времена установок, удержания и пр., и по возможности все это дело компенсировалось).
К примеру, если на медленном чипе tco>fmax, то такую память уже не подключить без регистров.
Производителя привел для примера. Интересен общий подход.
В хелпе квартуса нет поясняющих картинок.
Цитата
Разве constraint для async SRAM будет сильно отличатся от того же самого для sync?
Разница примерно как между памятью в cyclone(синхронная) и памятью в acex без регистров(асинхр).