Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: QuartusII TimeQuest TA & ASRAM
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
vetal
вот.
Задача:
Как правильно "обконстрейнить" микросхему асинхронного озу типа 256k*16 asram(например http://www.samsung.com/products/semiconduc...K6R4016V1D.htm)?
Интересен пример и,по возможности, методика взаимодействия с асинхронной памятью.
CodeWarrior1241
Цитата(vetal @ May 19 2007, 20:34) *
вот.
Задача:
Как правильно "обконстрейнить" микросхему асинхронного озу типа 256k*16 asram(например http://www.samsung.com/products/semiconduc...K6R4016V1D.htm?
Интересен пример и,по возможности, методика взаимодействия с асинхронной памятью.

Мне еще не приходилось работать с async SRAM, поэтому вопрос: чем методика взаимодействия с async SRAM типа Вашего самсунга отличается от обычного sync SRAM (бех всех выкрутасов про ZBT and Quad Data Rate, etc.) Разве constraint для async SRAM будет сильно отличатся от того же самого для sync?
И, собссно, чем constraint от самсунговой SRAM будет отличатся от того же для IDT, сделанной под тем же процессом, с похожими параметрами? Модель в верилоге я приложил...
vetal
С синхронной памятью все понятно. С асинхронной не понятно.
Интересно понять как можно задать ограничения так, чтобы при расчете быстродействия учитывались параметры этой памяти (времена установок, удержания и пр., и по возможности все это дело компенсировалось).
К примеру, если на медленном чипе tco>fmax, то такую память уже не подключить без регистров.
Производителя привел для примера. Интересен общий подход.
В хелпе квартуса нет поясняющих картинок.

Цитата
Разве constraint для async SRAM будет сильно отличатся от того же самого для sync?

Разница примерно как между памятью в cyclone(синхронная) и памятью в acex без регистров(асинхр).
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.