Коллеги, подскажите, кто-нибудь кроме AnalogDevices микросхемы DDS делает?

Есть какая-то малоизвестная фирма Level One.

Есть еще Euvis www.euvis.com

www.qualcomm.com
DDS для систем связи. Не догонят ADI думается никто и никогда.
ADI forever!

qualcomm, похоже, и не думает никого догонять.

Всем спасибо за ответы. Как-то неожиданно мало фирм DDS делает . К чему бы это? Не нужны никому?

Считается за ответ комбинация Xilinx ПЛИС DDS корка + скоросной ЦАП?

Если внутренний такт DDS 400 МГц и ЦАП на 14 бит на борту то какой внешний ставить? И зачем 2 чипа, если можно обойтись одним?
Как мне кажется....

В принципе и с DDS от AD надо 2 чипа - загружать DDS ведь кому-то надо же... ПЛИС может эту функцию выполнять. Это вариант если кому-то дествительне не хочется пользоватся DDS от AD, или если очень надо большее разрешение чем D/A на DDS позволяет (10 бит).

Ну, DDS обычно в довольно "интелектуальные" системы ставят (радары или SDR) - так, что чему управлять всегда есть.

DDS от ADI - не слишком годятся для некоторых задач в силу ограниченной функциональности. Комбинация FPGA+DAC в настоящий момент, насколько мне известно, превосходит по достижимым параметрам интегральные решения, например, позволяет уменьшить уровень spurios-ов.

А решения от AD, равно как и другие single-chip DDS, позволяют приобщится к этой технике широкой общественности.

все зависит от нужных частот, если это десятки килогерц, то можно и на обычном МК все сделать, а если это гиг?
ну и какие вы плисы+цап тогда будете использовать? цапы от ADI?
и скока плис такая стоить будет?

а для управления DDS можно взять какой-нибудь 8-и ногий пик или атмел по цене 1 бакс.

аналог в этом отношении впереди планеты всей

многие достаточно серьезные производители связной техники в своих поделиях применяют решение ПЛИС либо ASIC и DAC, причем в качестве DAC часто выступает матрица из прецизионных резисторов

Это скорее всего из-за отсутствия на момент разработки микросхем с нужными параметрами.



У производителей сейчас в наличии микросхемы с 14бит ЦАП (пререлизе уже стоят на частоту 1ггц)
Другой вопрос 16бит (вопрос еше получить их на выходе поскольку таблица синусов не хилая будет), или частоты более 1ггц (а где ЦАП брать)

Да дествительно, посмотрел на таблицу, 14-битовых много! Последний DDS которым я пользовался был AD9858, видимо дело двигается вперед. Еще год назад всего нового этого небыло...

www.intersil.com
Например, полный DDS ISL5314

Крайне удачный пример, ибо это единственный DDS, который Intersil выпускает в настоящее время.

Вообще, существовали и , возможно, существуют, производители таких решений "не для широкого рынка", TRW Corporation, например - слышали о такой? Лет несколько назад я встречал упоминания о DDS, работающих на нескольких гигах (SiGe (!)). И это в году... так в 2002...

Еще 2 года назад я купил себе в Киеве несколько 14-bit, потому как прочел на радиолюбительском сайте об их успешном применении в конструкциях годичной (тогдашней годичной) давности.
Кстати, не знаю, кто в каких приложениях DDS использует, но мне "битность" DDS совершенно не нужна. Хоть однобитный - можно отфильтровать и получить идеальную синусоиду .

Впишусь в тему.
Вопрос: почему DDS сделанный на fpga + DAC по канонической схеме (накапливающий сумматор и таблица преобразования) может не давать низких коэффициентов преобразования? То есть, например для функции синуса:
входная частота 100 МГц. Получить из неё 20 можно спокойно, а вот получить из неё 30 на живой плате уже не получается - уровень паразитных гармоник выше чем уровень ожидаемой гармоники. (ну то есть коэффициент деления входной частоты выше 4 работает замечательно, а ниже 4 нет )
При этом если снять чисто цифровые данные из vhdl модели с таблицы перекодировки и проанализировать спектр например в матлабе - то все замечательно - один высокий пик на нужной частоте.

Что это может быть с большей вероятностью - косяк в реализации цифры? Или косяки уже в аналоговой части?

После DAC еще ФНЧ нужен. И чем ближе выходная частота к Fs/2, тем круче должен быть ФНЧ.