Доброе время суток,уважаемые форумщики!
Помогите пожалуйста решить проблему с переподключением выводов элемента на плате. Как это правильно сделать?

Utils\Optimize Nets\Manual Pin Swap
Лучше создать макрос и задать на него клавишу

такой текст макроса

Чтоб не заморачиватся с ECO я обычно переподключаю пины снечела на принципиальной схеме, генерю новый нетлист и загружаю на плату. Так гарантированно сохраняется целостность проекта.

Согласен, потом с ECO гимора оберешься... Поэтому лучше из принципиальной править, а Swap из pcb только для гейтов применять

В свое время делал SWAP 300 ногим програмируемой логике. Никаких проблем с ECO. бысто и хорошо. Главное операцию ECO обратно в схему не оставлять на "послезавтра" а делать сразу же, после каждой последовательности оперций или AvtoSwap или ручного SWAP.

ECO.
Файл ECO записывается в файл с тем же именем, что и PCB или SCH. Поэтому имена этих файлов либо должны отличаться или после каждой записи изменений в ECO нужно их вносить соответсвенно в схему или РСВ.
Если выдаст ошибку при обработке ЕСО-файла, то нужно в текстовом редакторе найти первую строчку без ; в начале строки. И разобраться в чем проблема. Обычно это происходит при передаче ЕСО из схемы в плату.
Наиболее частый стопор имеет вид.
NetDelete "NET00034"
Удаление неименованой цепи. В РСВ удаление таких "висячих" цепей происходит автоматом, а в схеме за два шага. Сначала неименованная цепь получает имя, а затем удаляется из списка неименованая цепь.
Язык ЕСО-файла совершенно прозрачный.
NetNodeDelete "12" "R8-1"
Удалить цепь 12 с вывода 1 R8. Остальные ключевые слова не менее информативны.
Дергалка через нетлист уместна только при наличии желания убить время. При загрузке нетлиста часть настроек слетает и не только настроек. Иногда это полезно, но не так часто как делаются перестановки выводов и секций.

Чтобы настройки восстановить достаточно перед загрузкой сохранить их в фале технологических параметров *.dtp

А при загрузке нетлиста происходит еще отключение полигонов и их мне приходится подключать к цепям заново. Может кто знает как это упростить?

Не пользоваться загрузкой нетлиста, а вносить изменения через .ЕСО - в этом случае с полигонами ничего страшного происходить не будет.
Вообще загрузка нетлиста должна быть единократной операцией. Все остальное реализуется через ЕСО. Даже в случае если его запись была отключена есть выход - утилита NetSync. Синхронизирует даже абсолютно разные проекты.

Спасибо за ответ - это я знаю

Позвольте с вами не согласиться. Прежде всего схема является первичной а плата вторичной, в цепи проектирования. Поэтому удобнее(для понимания работы эл.принципиальной схемы) делать исправления в схеме и перегружать нетлист в плату(Forward Annotation), никакой ECO за вас не расставит все елементы(порты, вентили итд) схемы, так чтоб на это можно было смотреть и понимать ее работу, а не получить схему в виде "кроссворда":
Бывают "схемы" даже довольно известных фирм, которые сделаны в таком стиле(расставлены элементы и к их выводам, цепи подведены через порты, и больше на схеме ни шин ни цепей(wire) не присутствует и все это на нескольких листах, очень удобно для обратной правки через ECO( back annotation). Если вообще можно назвать это схемой , скорее это список эл. связей в графическом виде.
Поэтому стоит определиться, что вы будете называть схемой, и выбрать для себя вариант ее правки.

p.s. ваша проблема с отключением полигонов от цепей в pcad2006, уже решена
т.е там запоминаются цепи принадлежащие полигонам при загрузке списка связей(есть несколько параметров в меню, которые управляют этим процессом)

Позволяю Но опять добавлю - ЛЮБЫЕ изменения/исправления в схеме МОГУТ БЫТЬ ПЕРЕНЕСЕНЫ в РСВ через ЕСО. Я не говорил, что первично, а что вторично. Я подчеркнул лишь то обстоятельство, что в ПКАДах 200х механизм ЕСО - он ДВУСТОРОННИЙ. Он не делится на прямой или обратный. Это просто механизм ПЕРЕДАЧИ ИЗМЕНЕНИЙ, без разницы в каком направлении. Если у Вас не получается им пользоваться в таком качестве, то это не проблема механизма. Он работает ВПОЛНЕ корректно. Вносите изменения в схему и передавайте их через ЕСО в РСВ, какие проблемы?



Бывают. И не только у известных фирм В данный момент у меня в работе проект с ФПЖА на 1020 пинов. Как Вы думаете он нарисован на схеме? Да, 8 гейтов, на разных листах. А КАК Вы себе представляете работать с ним по другому? А с учетом того, что это программируемая логика, приходится делать свап, причем очень глобально, и даже между банками свапить. Ну и как в этой ситуации обойтись без описанного Вами способа рисования схемы? Всему свое место...

Мне кажется не очем спорить - иногда бывают ситуации когда необходимо грузить нетлист. А перестановку пинов иногда удобно делать в схеме, иногда в РСВ. Соответственно и ЕСО передавать приходиться туда-сюда, что в принципе очень удобно

Опишите мне хотя бы одну ситуацию, когда НЕОБХОДИМО грузить нетлист.

просто при подходе, когда изменения вносятся сначала в схему, то нет необходимости пользоваться механизмом ECO, проще и надежнее перегрузить нетлист(меньше операций(с точки зрения разработчика по кол-ву операций),и вероятность внесения ошибок по минимуму, так как постоянно идет синхронизация схема->плата)


вот как вы определяете что можно свапить а что нет?
наверно всеравно смотрите на схему, чтоб убедиться можно ли свапить или нет?
вот вам и ответ, а на скольких разных листах не важно, главное, чтоб сохранялась структурность и логика принципиальной схемы: должны быть шины, по которым былоб понятно куда идут сигналы(на какие листы итд).
Вот например "схема" на Spartan 3E Starter Kit,
на sheet 8, там два банка, чтоб понять по схеме куда идут сигналы, придется перелистать и внимательно всматриватьваться в 13 страниц схемы.
Вообщем наглядный пример схемы которую надо доработать напильником , чтоб с ней можно было работать.
Я просто хотел отметить , что проектируя плату и внося изменения в схему, надо не забывать об удобочитемости схемы, хотябы после разводки платы, надо привести схему в порядок,
а мне удобно это делать сразу в процессе, не откладывая в ящик, пользуясь перегрузкой нетлиста.
А кто как работает, так это дело привычки и собственных требований. Вот у Digilent'а схемы оставляют желать, хотя платы хорошие.


наверно только первый раз, а потом следитьи делать постоянно ECO.
Бывает удобнее перегрузить, особенно если на схеме в процессе появляются новые элементы.

Вот все-таки вспомнил, когда НЕОБХОДИМО грузить нетлист:
в процессе проектирования изменили тип корпуса элемента
Напр. резисторы с 0805 -> 0603, SOT223 ->SO-8

я знаю две когда ДОСТАТОЧНО и УДОБНО грузить нетлист.
1. Первый раз.
2 всякий раз, когда к трасировке не приступали, чтобы просмотреть площадь и примерную компоновку
Но согласен. Это не НЕОБХОДИМО

Чем проще? Почему надежнее? Где меньше операций?! С чего вдруг вероятность ошибок меньше?!
Операций больше - в схематике нужно еще сгенерить нетлист (в случае ЕСО файл изменений дополняется автоматом при сохранении схемы).
Ошибок - наоборот, вероятность больше. То ли дело добавить один элемент и подключить к нему пару нетов(три строчки ЕСО-файла. причем это ПКАД за Вас сделает), то ли загрузить нетлист на пару тысяч компонентов и тысячу цепей и попытаться увидеть - а не порвал ли он при загрузке пару разведенных трасс?!
А синхронизация делается через Compare Netlist, точнее даже не синхронизация, а проверка тождественности схема-плата. Если уж обнаружены расхождения между ними, и нет сохраненного ЕСО, тогда пользуем NetSync - и опять все ОК. Причем в этом случае опять десятком-другим команд все исправляется, а не полной перегрузкой проекта.



А Вы как? Если смотрите на схему - то зачем делает платы в пакете, в котором наверное что-то для этого предусмотрено? Есть такое понятие как "эквивалентность пинов". Так вот разработчик только вешает сигналы на нужные группы выводов, а уж я, по прописанной в компоненте эквивалентности делаю свап, чтобы стало удобней трассировать. А по схеме знаете ли ничего не видно. Или Вы предлагаете мне глубоко вникнуть в документацию и понять что можно свапить, а чего нельзя? А что тогда делает разработчик? Может он об этом должен подумать и предусмотреть, чтобы я свапил ТОЛЬКО ТО, ЧТО С ЕГО ТОЧКИ ЗРЕНИЯ ДОПУСТИМО?



Опять же, шина в ПКАДе - элемент чисто графический. Она ничего не знает о сигналах, которые в ней идут, и куда они идут. И если Вы что-то возле нее где-то подпишете, то это не значит, что в процессе редактирования эта информация будет автоматом обновляться. Где-то на одном из листов что-то пропустите, где-то добавите на листе сигнал которого не было и все. С точки зрения ПКАДа все в порядке. А у Вас ПРОБЛЕМЫ - надписи не соответствуют действительности...
И еще вопрос - как Вы себе представляете удобочитаемой схему с той самой ФПЖА на тыщу с лишним ног и полутора-двумя десятками разных внешних цифровых интерфейсов? Она в любом случае нечитаемая. Просто есть листы, на них блоками выделены различные узлы платы и от них торчат порты. Все! Или Вы хотите попытаться все это прорисовать вайрами?



Ну объясните мне, чем удобнее? Ну появился элемент, ну добавило в ЕСО 3-5-15 строчек, но ЗАЧЕМ перегружать нетлист???

Давайте только без обид.
С точки зрения PCAD(если такая у него есть вообще, все равно как делать,через ECO или через netlist, PCADу все равно, ошибки тут могут только возникнуть из за неправильных действий человека(глюки программы не в счет). Поэтому простоту и удобство работы можно применить к каждому конкретному пользователю, что приемлимо для одного, то неприемлимо для другого. Например выше упомянутая эл.схема в виде графического списка связей, по которому невозможно определить куда заходят сигналы, не потратив на это уйму времени. Мне с такой схемой крайне неудобно работать, в ней не видно никакой логической структуры, и поэтому приходиться составлять из этой схемы еще одну схему - ввиде блок схемы, и на ней потом подписывать на какой лист, что куда заходит. С точки зрения физической разводки платы схема вообще получается лишней, нужен лишь список связей. Но не надо забывать , что делается устройство, которое потом еще надо будет наладить работать и хорошо структуированная схема здесь первый помошник.
Насчет эквивалентности пинов, особенно в FPGA. В зависимости от схемы включения, одни и те же выводы могут быть переставляемыми а могут и не быть. Например если выводы используются как I/O CMOS, то вероятно их можно переставлять между собой, а если эти выводы используются как диф сигналы, то можно переставлять уже только пары, и таких исключений из правил в FPGA очень много, как создать тогда такой компонент который им удовлетворяет? В простеньком пикаде вроде таких опций нет, при котором можно задать эквивалентность выводов, учитывающию логическую организацию выводов плис, для свапа.
Насколько я знаю для этого нужны другие пакеты напр. IO Designer в сотаве Ментора, которые как-то более мене умеют это автоматизировать и то, я не уверен, что там нет своих "тараканов" пусть меня поправят знающие люди если это не так. Например вы говорите, что свапите выводы разных банков FPGA, а как вы можете быть уверены что эти банки питаются источниками одного и того же уровня, не посмотрев на схему, где в компоненте у вас это учтено? Например один банк питается +1.8v(интерфейс с DDR) а другой банк от 3.3V. Это я привел один из тривиальных примеров. Поэтому я смотрю на схему прежде чем свапить.

Если посмотреть свойства шиныв пикаде, то можно увидеть и какие сигналы и на какие листы эта шина заходит, другое дело что потом в "бумажном" виде это нельзя отобразить. А если стараться изначально создать логически связанную схему, и подписывать шины по их функциональному назначению, и не заводить туда "левых" сигналов, и при этом подводить окончания шин к краю листа, с подписью названия шины(без надписей текста куда она идет-это лишнее, именно только свойство шины -ее название и оно автоматом будет храниться), то пролистав все страницы схемы я с легкостью найду нужную мне, и далее по шине определю откуда и куда заходит мой сигнал, а с вариантом схемы голых портов я буду этим заниматься значительно дольше и каждый раз я буду тратить много времени на поиск сигнала. Поэтому при проектировании схемы с шинами как я описал, работа со схемой будет в несколько раз быстрее и удобнее. А ошибку внести в неструктуированную схему намного проще, еще тяжелее её потом там найти. Надеюсь я остался понятым.

Я недолго работаю с пикадом, но лично для меня у меня такие постулаты, что нетлист грузить надёжнее, чем ЕСО. Пример, когда я обжёгся с ЕСО: поменял местами 2 вывода у ПЛИС в схематике. Чтобы это сделать, я взял одно название цепи (порт), вырезал, поставил в пустое место. Затем взял второе название цепи, перенёс на первую цепь. Потом из пустого места взял первое название цепи и перенёс на вторую цепь. В результате в ЕСО записалось удаление цепи с такими именами, а потом уже присвоение новых имён. А в РСВ это вышло боком. Удаление цепей, записанное в ЕСО, привело к пропаданию одного сегмента дорожки (одной прямой линии). И хорошо, что я это во время заметил. А мог и не заметить, потом возникли бы проблемы. Те же самые операции, но с помощью нетлиста, удаление сегмента дорожки не вызвали. Может, конечно, обмен имён цепей выводов нужно было делать как-то по-умному, чтобы такого не происходило - я не умею по-другому.
Я уж не говорю, что можно однажды запариться и не записать ЕСО, потом не все изменения появятся в РСВ, и имеется риск эти пропуски тоже своевременно не заметить и получить в последствии большие проблемы. Один раз вообще мне схематик заявил, что файл ЕСО он записывать не будет, т.к. по его мнению недостаточно дискового пространства, хотя там было 20 ГБ свободных. После такого заявления все несохранённые изменения просто пропали.
Так что ЕСО я применяю в в проверенных операциях, в редких случаях, когда изменения очень мизерные и тривиальные, и все глюки этого процесса можно будет обнаружить сразу же визуально. Например, в целях ускорения процесса применяю ЕСО для изменения типоразмера корпусов элементов - резисторов и конденсаторов, в основном.
Объясните мне, пожалуйста, какие настройки теряются при загрузке нетлиста? Разводил довольно крупную плату на 4 слоях, с БГА, ничего не заметил.
Работаю в пикаде2004

При загрузке нетлиста все полигоны оказываются не залитыми. На аналогово-цыфровых платах, с кучей земель и питаний это достает.
Посему ECO более правильный вариант. Но пользоваться им надо аккуратно.

А вообще DRC и Netlist Compare еще никогда не давало мне повода сомневаться что все разведено и все соответствует схеме, не зависимо от того заметил я чего или нет.

Вы в каком Пикаде работаете? В 2004 пикаде точно есть такая галочка при загрузке нетлиста, которую надо отключить. Называется что-то навроде "unpour copper pours". Так что Ваша проблема - не проблема.

Что ECO, что Load Netlist в принципе без разницы. Все дороги ведут в РИМ.
Одно неприятно при Load Netlist . При наличии на PCB множества механичиских и прочих элементов, не имеющих аналогов на схеме вроде много ругани, на которую хоть и не надо обращать внимания, но нервы портит

Чтобы корректно создавался ЕСО при вставке цепи нужно пользоваться командой EDIT/PASTE/CIRCUITE, тогда проблем с загрузкой ЕСО не будет. А если Вы в параметрах схемы задаете OPTIONS/NET CLASSES, то при загрузки нет листа все данные о классах цыепей пропадают. Выход - сохранить эти настройки в специальном файле технологических параметров, где храниться инфформация о всех используемых в проекте элементах FILE/Design Technology Parametrs. При этом создается файл с расширением *.dtp. Очень удобная штука. Элементы из него можно использовать и в других проектах

Спасибо, попробую на следующей плате. Придумал ещё один способ, чтобы при ЕСО такого не происходило, как я описывал выше. Нужно не вырезать порт с названием цепи, а копировать, потом вставлять в пустое место. А потом порт из буфера обмена вставлять рядышком с предыдущим портом с предыдущим названием цепи. Тогда старое название заменится на новое - проверено. Правда, ещё не проверял, как себя поведёт ЕСО при этом. К тому же несколько больше операций - один из портов, сидящих после вставки на одной цепи, придётся ещё и удалить.
Опять же, вы в каком пикаде работаете? В 2004м есть переключатель в диалоге load netlist под названием net class and rules handling, который я ставлю в Ignore. Тогда ничего не пропадает.

Спасибо за ответ. Я работаю в 2002. По-этому некоторых полезных вещей нет. И в основном занимаюсь разводкой, но электрики у нас так вставляют цепи. До свидания.

Не стал постить отдельную тему-решил продолжить существующую (хотя вопрос и не совсем в тему,но по пикаду ).
Вопрос: "меня интересуют слои типа Plane.. как их ввести понятно... но как с ними работать? Вот ввела я слой типа plane GND, включила его... что делать дальше? Его нужно очертить полигоном или что? И что это будет физически, залитый внутренний слой? Как мне увидить что именно будет залито"

1. В плановом слое нельзя провести проводники - только полигоны.
2. Плановый слой является негативным (т.е. мы видим участки которые не будут залиты медью.
3. Плановый слой в принципе можно и не очерчивать (не прорисовывать полигон по контуру платы), а контур нарисовать линией (я рисую линией 0,6мм). При этом в OPTIONs Layer присвоить имя цепи к которой будет подключаться слой.
4. Если надо провести другие цепи то пользоваться place plane.

А контур зачем очерчивать? И контур чего?

Контур платы. Чтобы плановый слой отступал от края платы. А Вам зачем?

Контур платы. Чтобы плановый слой отступал от края платы.

KeepOut для этого

Мне так удобней - перенес борд увеличил линию и все. Производители ни разу не жаловались.
Я только не понял - как я кипаутами буду убирать заливку планового слоя? Я понимаю если я нарисую полигон в этом слое так, чтобы он не касался бордюра. Но если в слое нет совсем полигонов, то какие кипауты мне помогут? Научите если получится быстреея, чем у меня буду благодарен.

Полигон в слое Plane??? Это и так заливка.

Совершенно верно, заливка. А т.к. слой инверсный, то все нарисованное в нем - отсутствие заливки. Т.о. рисуя полигон получаем отсутствие меди в данном месте. А почему спрашивал о контуре, потому что генерируя гербер просто добавляю в задание слой боарда - итого получается комбинация из плэйна и контура платы нужной ширины - может так все-таки проще?

Я делаю точно так же, но повторюсь: Хочу чтобы заливка чуть-чуть не доходила до края платы, поэтому увеличиваю ширину линии борда.

Спасибо за комментарии,уважаемые форумщики.
А подскажите еще, пожалуйста, какой физический смысл несет plane? Почему,допустим,нельзя залить полигон той же земли в обычном сигнальном слое? Слой типа Plane это просто более удобно и быстро, чем сделать заливку в сигнальном слое? Или все-таки есть что то еще?

Это два момента: первый - реальное производство изготавливает слои плэйнов по другому процессу, не помню разницу, но она есть и вроде так дешевле/проще, и второе - компу точно так легче, чем просчитывать полигон из сотен/тысяч/сотен_тысяч линий.

Я бы и третий добавил. Слои Plane при работе не мешают, так как практически не видны. При этом все связи пожключены.
Полигон если не залит не подключает Pad, а если залит, та мешает и цветом, и требованием постоянной перезаливки и...

Так что PLANE много удобней

Спасибо большое за разъяснения

Тоже бывало ловил глюки с ECO, например, не мог удалить компонент в PCB при импорте ECO. Пришлось ручками его удалить и в ECO перед соответствующей строчкой ";" поставить.
Вообще, при разработке схемы стараюсь периодически делать резервные копии с помощью Save As, особенно если собираюсь сделать что-то страшное - помогало не раз.