Полная версия этой страницы: Sun Microsystems открывает под GPL свой лучший микропроцессор
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
Типа поможем братьям-китайцам - им так трудно расковыривать буржуйские микросхемы ... 
думал утка - ан нет: действительно после регистрации даёт скачать предыдущий проц - OpenSPARC T1:
также еще предлагают:
Цитата
OpenSPARC T1 1.5 Final Release
The download is broken into two pieces. The first tar file is for hardware design and verification engineers, it includes:
* Verilog RTL for OpenSPARC T1 design
* Verification environment for OpenSPARC T1
* Diagnostics tests for OpenSPARC T1
* Scripts and Sun internal tools needed to simulate the design and to do synthesis of the design
* Open source tools needed to simulate the design
* Scripts and document to help with FPGA implementation of parts of OpenSPARC T1 design including SPARC core, Floating point Unit, Cross-bar
The second tar file is for software engineers and architects, it includes:
* SAM - SPARC Architecture Model
* Legion - Fast instruction accurate simulator for software developers
* SAS - Instruction accurate SPARC Architecture Simulator for OpenSPARC T1
* Hypervisor source code
* Open Boot PROM (OBP) source code
* Solaris Images for simulation
The download is broken into two pieces. The first tar file is for hardware design and verification engineers, it includes:
* Verilog RTL for OpenSPARC T1 design
* Verification environment for OpenSPARC T1
* Diagnostics tests for OpenSPARC T1
* Scripts and Sun internal tools needed to simulate the design and to do synthesis of the design
* Open source tools needed to simulate the design
* Scripts and document to help with FPGA implementation of parts of OpenSPARC T1 design including SPARC core, Floating point Unit, Cross-bar
The second tar file is for software engineers and architects, it includes:
* SAM - SPARC Architecture Model
* Legion - Fast instruction accurate simulator for software developers
* SAS - Instruction accurate SPARC Architecture Simulator for OpenSPARC T1
* Hypervisor source code
* Open Boot PROM (OBP) source code
* Solaris Images for simulation
также еще предлагают:
Код
PicoJava - Flexible microprocessor core that directly executes Java bytecode instructions.
microSPARC - SPARC's rich set of architectural features is based on 32-bit SPARC V8 Architecture.
microSPARC - SPARC's rich set of architectural features is based on 32-bit SPARC V8 Architecture.
Судя по заявлением скоро и T2 отдадут под GPL. Интересно каково будет работать с этим проектом на ПиСишке.
Как минимум это повысит культуру проектирования заказных микросхем в России - можно подглядеть DesignFlow. Понять, как реализован процесс верификации и кое-что почерпнуть из скриптов.
А насчет заимствования кода - вряд ли серьезные компании согласятся в соответствиями с условиями лицензии GPL открывать исходный код своих усовершенстований. Разве что просто штамповать готовые процессоры без улучшений - по производительности они все равно делают наши.
А насчет заимствования кода - вряд ли серьезные компании согласятся в соответствиями с условиями лицензии GPL открывать исходный код своих усовершенстований. Разве что просто штамповать готовые процессоры без улучшений - по производительности они все равно делают наши.
Цитата(Escorial @ Aug 20 2007, 21:44) 
Как минимум это повысит культуру проектирования заказных микросхем в России - можно подглядеть DesignFlow. Понять, как реализован процесс верификации и кое-что почерпнуть из скриптов.
А насчет заимствования кода - вряд ли серьезные компании согласятся в соответствиями с условиями лицензии GPL открывать исходный код своих усовершенстований. Разве что просто штамповать готовые процессоры без улучшений - по производительности они все равно делают наши.
А насчет заимствования кода - вряд ли серьезные компании согласятся в соответствиями с условиями лицензии GPL открывать исходный код своих усовершенстований. Разве что просто штамповать готовые процессоры без улучшений - по производительности они все равно делают наши.
Действительно - камень c железом +Solaris - один вариант системы полнотью
защищённой от вирусов.
Вспоминается почему-то американский фильм "День независимости" и фразы
по этому поводу -
"Почему американцы победили? (по фильму они заразили вирусами комп. сеть связи и управления
инопланетян).
"Taк чуваки из другой галактики P4 у американцев драли (наверное и Windows тоже)."
Цитата(Escorial @ Aug 20 2007, 21:44)
Как минимум это повысит культуру проектирования заказных микросхем в России - можно подглядеть DesignFlow. Понять, как реализован процесс верификации и кое-что почерпнуть из скриптов.
А насчет заимствования кода - вряд ли серьезные компании согласятся в соответствиями с условиями лицензии GPL открывать исходный код своих усовершенстований. Разве что просто штамповать готовые процессоры без улучшений - по производительности они все равно делают наши.
А насчет заимствования кода - вряд ли серьезные компании согласятся в соответствиями с условиями лицензии GPL открывать исходный код своих усовершенстований. Разве что просто штамповать готовые процессоры без улучшений - по производительности они все равно делают наши.
а Вы смотрели код опенспарка?
очень низкое качество - имхо
предполагаю, по виду кода, что структура разработки там там такая - мегамозги рисуют детализированную схему (вплоть до отдельных вентилей), а потом обезьяны-кодеры эти узлы кодируют
никакой высокоуровневости ХДЛ и трудозатраты огромные... сейчас такое (тем более в небольшой компании) вряд ли кто позволить может....
-----------
ну или же более лестный для САНа вариант - они это разработали на каком-то высокоуровневом секретном языке - потом оттранслировали в верилог и выложили
(что тоже вряд ли научит чему-либо)
[quote name='yes' date='Aug 28 2007, 15:13' post='288125']
а Вы смотрели код опенспарка?
очень низкое качество - имхо
предполагаю, по виду кода, что структура разработки там там такая - мегамозги рисуют детализированную схему (вплоть до отдельных вентилей), а потом обезьяны-кодеры эти узлы кодируют
никакой высокоуровневости ХДЛ и трудозатраты огромные... сейчас такое (тем более в небольшой компании) вряд ли кто позволить может....
-----------
ну или же более лестный для САНа вариант - они это разработали на каком-то высокоуровневом секретном языке - потом оттранслировали в верилог и выложили
(что тоже вряд ли научит чему-либо)
[/quote
1.Не знаю как по поводу этого камня, но предыдущие sparc-и были доступны (приличные тексты,
естественно с bug-ми (для чужих чуваков)).
В России занимались sparcами...
2.А это они могли выложить для затравки...
3.Если фраза "...потом оттранслировали в верилог и выложили " верна - то для такой операции
перевода из verilog есть (были) соответсвующие программы.
Например, можно и из Си,system-C в вентильный Verilog.
Идея - из любого языка в вентильный verilog или vhdl.
Но потом, это отдельное направление отпало - поскольку стал развиваться verilog,system-C и т.п.
(трудно отследить).
Это всё погружают в синтезаторы. Скорее всего они вытащили из внутренней базы синтезатора.
К сожалению, не владею более подробной информацией по состоянию маршрута из SystemC
в синтез (да и нет рабочей необходимости,у кого не спрошу - SystemC используют только для тестов)
(http://www.systemc.org/home)
а Вы смотрели код опенспарка?
очень низкое качество - имхо
предполагаю, по виду кода, что структура разработки там там такая - мегамозги рисуют детализированную схему (вплоть до отдельных вентилей), а потом обезьяны-кодеры эти узлы кодируют
никакой высокоуровневости ХДЛ и трудозатраты огромные... сейчас такое (тем более в небольшой компании) вряд ли кто позволить может....
-----------
ну или же более лестный для САНа вариант - они это разработали на каком-то высокоуровневом секретном языке - потом оттранслировали в верилог и выложили
(что тоже вряд ли научит чему-либо)
[/quote
1.Не знаю как по поводу этого камня, но предыдущие sparc-и были доступны (приличные тексты,
естественно с bug-ми (для чужих чуваков)).
В России занимались sparcами...
2.А это они могли выложить для затравки...
3.Если фраза "...потом оттранслировали в верилог и выложили " верна - то для такой операции
перевода из verilog есть (были) соответсвующие программы.
Например, можно и из Си,system-C в вентильный Verilog.
Идея - из любого языка в вентильный verilog или vhdl.
Но потом, это отдельное направление отпало - поскольку стал развиваться verilog,system-C и т.п.
(трудно отследить).
Это всё погружают в синтезаторы. Скорее всего они вытащили из внутренней базы синтезатора.
К сожалению, не владею более подробной информацией по состоянию маршрута из SystemC
в синтез (да и нет рабочей необходимости,у кого не спрошу - SystemC используют только для тестов)
(http://www.systemc.org/home)
2 soshnev:
из неофициальных источников (есть кучка знакомых в МЦСТ, когда они для САНа какой-то спарк пытались сделать ну и имели доступ к фирменным сорцам и флоу)
никаких хитрых путей тогда не было - чистое верилог (структурно + слегка RTL) кодирование
из неофициальных источников (есть кучка знакомых в МЦСТ, когда они для САНа какой-то спарк пытались сделать ну и имели доступ к фирменным сорцам и флоу)
никаких хитрых путей тогда не было - чистое верилог (структурно + слегка RTL) кодирование
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.