XMEGA. Наконец-то появилась трехуровневая система приоритетов прерываний.

Драсти. SREG не надо, но некоторые регистры надо обязательно.
R0/R1/R2 из вашего примера относятся к регистрам из общей коробочки и их надо сохранять.
Только в FIQ имеется возможность сразу пользовать с R8 по R12, но многие компиляторы эту возможность игнорируют.

Ногодрыганье не только более предсказуемое чем в АРМ'е, но также и более мощное, e.g. с ножки AVRки можно запитать ARM.

Ну перегнул палку
В общем я имел ввиду конструкцию типа
1 сохранить регистр в стеке
2 загрузить в этот регистр SREG
3 опять сохранить в стеке

Спору нет ,важнее будет мощность портов чем скорость ядра ,будем продолжать юзать АВР,что и успешно делается

Вот еще немного о семействе AVR XMEGA A
См. приложенные файлы

Эх еще б и RAM'а cделали минимум 32KB, а то 12-bit 2MSPS складывать в 2kb RAM'a просто смешно.

Тут пути как раз есть
Можно подвесить на внешнюю шину RAM или SDRAM, и гнать при помощи DMA
Но вот непонятно - что с этими 12-бит 2MSPS накопленными данными при
помощи CPU 8-бит 32 МГц делать?

Да наделать-то можно. Насосал через ДМА и обстукивай неспеша...вольтметрия какая-нить дохлая, тру РМС чего-нить с малым дин.диап, например. Тут проблема больше в полосе пропускания УВХ.
А так, не очень тяжёлую обработку можно и в АВРе реализовать. Тем более, если 32мипса. Другое дело, что сюда просится уже сопроцессор ДСПовый. Шоб микро-ОМАР какой, типа, получился. ;О). И будут ветки как ПИК24 и ДСПИК. Реализовать его достаточно просто, видать, маркетинговый отдел пока отмашку не дал. ;О)

А видали фишку - EEPROM в общем адресном пространстве.
Страничный доступ опять таки. Тоже фишка не плохая.

А по поводу АЦП - всё равно никто оцифровку на нём делать не будет. 12 бит не бог весть что, да и производительности не хватит.

Ну это для кого как.2MSPS 12 бит да еще с возможностью переключаемого коэф.усиления до 64-для
меня это более чем достаточно.