У меня такой вопрос: как бороться с помехами внутри кристалла. Дело в том, что когда я начинаю разводить микросхему, то в процессе разводки xilinx мне выдает warning: signal may have excessive skew. Моя схема содержит 16 умножителей, работающих параллельно. Я пробовал уменьшать их число и уже при 2-х умножителях выдается это сообщение. Я сначала использовал встроенные умножители, потом запрограммировал свой - стало еще хуже(в смысле еще больше сигналов excessive skew). Подскажите что делать.

Skew - это не помеха, а скос. Ставить больше триггеров на промежуточных стадиях.

скос это в смысле потеря работоспособности импульса или рассинхронизация?

Время нарастания или спада импульса. Очень часто бывает связано с нагрузкой одного выхода на много входов, и приводит к задержке распространения сигнала.

Вы неправы. Это называется "slew".

"Skew" - это разброс задержек.

Например относительно к клоку (из Quarus II Help):
"clock skew"
The difference in the arrival time of a clock signal at two different registers, which can be caused by path length differences between two clock paths, or by using gated or rippled clocks. Clock skew is the most common cause of internal hold violations.

Скорее всего перемножаются очень большие шины. В spartan3 как и в других xilinx аппаратные перемножители 18х18 следовательно если каскадируются большое их количество, то задержка может быть значительной.
Надо правельно расчитать кол-во необходимых разрядов и второе сразу после умножения поставить тригер так как в документации написано что старшие разряды результата умножения расчитываются поздже чем младшие

Я проверял данное предположение путем уменьшения частоты, на которой работают умножители-лучше не становится.

А причём тут частота? Она на задержке сигналов не сказывается. Если значения skew вас устраивают, то поменяйте их величину по умолчанию в анализаторе и САПР перестанет ругаться.

как сказал AsJohnAs задержка состоит во времени вывода результата умножения, таким образом должно быть, что при уменьшении частоты, увеличивается временной интервал между импульсами начала операции и результат должен улучшаться, или я что-то неправильно понимаю?

всё это очень странно.. не могли бы вы привести конкретную частоту, указанную в констрейнах (на которой планируется работа схемы) и вх.разрядности умножителей

умножитель должен работать на частоте порядка 20 МГц, перемножаемые числа имеют разрядность 12 и 10 бит, выход умножителя имеет разрядность 31 бит (меньше нельзя, т.к. наступает переполнение).