Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Обработка данных принятых по ASI
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
yogurt
Скачал XAPP224 в котором описано как принять информацию по ASI, запустил исходники, получается, что если частота синхронизации равна частоте входного потока схема работает без проблем, но в реальном устройстве частота синхронизации будет либо опережать либо отставать от частоты входного потока. Я попрбовал проверить эти варианты и получается, что в определённые моменты времени один из входных D-триггеров выставляет на выходе неопределённое состояние, если я правильно понимаю это происходит потому , что считывание присходит в момент изменения урвня входного сигнала D-вход.
Но насколько я знаю D-триггер не мжет поставить на выход неопределённое состояние, если так, то выходит это глюк ModelSima или я что то не так делаю. Подскажите как убрать неопределённое состояние в данном случае, если это не глюк.
makc
На сколько я понимаю, Ваша проблема аналогична проблеме темы http://electronix.ru/forum/index.php?showtopic=38283.
Посмотрите, там даны варианты решений.

PS: Частоты приёмника и передатчика должны быть одинаковы. Но тактовый сигнал может отличаться по фазе, что в Вашем случае приводит к нарушению времени предварительной установки/удержания сигнала на входе D-триггера. Это нормально, т.к. для следующего триггера в цепочке времена установки/удержания будут соблюдены принятый сигнал будет корректно распознан логикой приемника.
yogurt
[quote name='makc' post='313354' date='Oct 25 2007, 12:29']
На сколько я понимаю, Ваша проблема аналогична проблеме темы http://electronix.ru/forum/index.php?showtopic=38283.
Посмотрите, там даны варианты решений.

PS: Частоты приёмника и передатчика должны быть одинаковы. Но тактовый сигнал может отличаться по фазе, что в Вашем случае приводит к нарушению времени предварительной установки/удержания сигнала на входе D-триггера. Это нормально, т.к. для следующего триггера в цепочке времена установки/удержания будут соблюдены принятый сигнал будет корректно распознан логикой приемника.
[/quot

Поставил галку в ModelSime Simulate/Design optimization/options/disable timing checks не помогает, всё равно на выходе D-триггера остаётся неопределённое состояние, подскажите ещё какое нибудь решенее. Заранее благодарен.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.