Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: at89c51ed2
Форум разработчиков электроники ELECTRONIX.ru > Микроконтроллеры (MCs) > Все остальные микроконтроллеры > MCS51
ogr
Подскажите пожалуйста по следующей проблеме. Существует плата, на которой стоял at89s52 в корпусе PDIP. Появилась необходимость поставить в те же ноги что-то помощнее, выбрал at89c51ed2. После установки нового проца на всех контактах I/O высокий уровень и никакой реакции на внешние или внутренние раздражители. Сигнал ALE присутствует.
В чем несовместимость процессоров, аппаратная или программная?
011119xx
Цитата(ogr @ Dec 20 2007, 16:10) *
Подскажите пожалуйста по следующей проблеме. Существует плата, на которой стоял at89s52 в корпусе PDIP. Появилась необходимость поставить в те же ноги что-то помощнее, выбрал at89c51ed2. После установки нового проца на всех контактах I/O высокий уровень и никакой реакции на внешние или внутренние раздражители. Сигнал ALE присутствует.
В чем несовместимость процессоров, аппаратная или программная?


для начала сравните цоколевку того и другого (есть там отличия)
oran-be
Цитата(011119xx @ Dec 21 2007, 08:12) *
для начала сравните цоколевку того и другого (есть там отличия)

Шож эт за трава была такая, что отличия в распиновке нашли. Записать то успели отличия? smile.gif
Проверьте ресет - эта лапка у Темиков несколько странная - она типа вход, но на нее же выходит и выход внутреннего супервайзера. Второе отличие - это по умолчанию подключено внутреннее ОЗУ. Т.е., если вы используете чего нибудь наружное, подключенное в адресное пространство внутреннего ОЗУ, то работать оно не будет без специальной конфигурации.
Потом лапка ПЗЕН используется для входа в режим программирования. Это маловероятно, но вдруг.
Вы бы схемку накинули, может и понятнее было бы, в чем засада.
011119xx
В ED2 - P1.6/CEX3/SCK, а в S52 - P1.6/MISO, в ED2 - P1.7/CEX4/MOSI, а в S52 - P1.7/SCK
в ED2 - P1.5/CEX2/MISO, а в S52 - P1.5/MOSI

Сам как-то раз на этом попался при переходе с S8252 на ED2.
oran-be
Цитата(011119xx @ Dec 25 2007, 15:44) *
В ED2 - P1.6/CEX3/SCK, а в S52 - P1.6/MISO, в ED2 - P1.7/CEX4/MOSI, а в S52 - P1.7/SCK
в ED2 - P1.5/CEX2/MISO, а в S52 - P1.5/MOSI

Сам как-то раз на этом попался при переходе с S8252 на ED2.

Честно сказать, я не понимаю, на чем вы попались. Понятно, что ЕД2 имеет больше железа и альтернативных функций у него на лапках побольше будет. Но по умолчанию они, как водится, выключены. SPI интерфейс, который присутствует в ЕД2, отсутствует в 52-м и лапки MISO/MOSI/SCK используются только для программирования и в работе процессора вообще не фигурируют. Программируются эти процессоры совершенно по разному, с разными схемеми включения, но это вроде понятно по умолчанию?
Я попадался, когда заложыл в проект 52-ой, а прога не влезла конкретно, потом на опытные экземпляры плат пришлось сопли вешать, чтобы программировать внутрисхемно.
011119xx
Цитата(oran-be @ Dec 25 2007, 17:34) *
Честно сказать, я не понимаю, на чем вы попались. Понятно, что ЕД2 имеет больше железа и альтернативных функций у него на лапках побольше будет. Но по умолчанию они, как водится, выключены. SPI интерфейс, который присутствует в ЕД2, отсутствует в 52-м и лапки MISO/MOSI/SCK используются только для программирования и в работе процессора вообще не фигурируют. Программируются эти процессоры совершенно по разному, с разными схемеми включения, но это вроде понятно по умолчанию?
Я попадался, когда заложыл в проект 52-ой, а прога не влезла конкретно, потом на опытные экземпляры плат пришлось сопли вешать, чтобы программировать внутрисхемно.

я попался при переходе с 8252 (есть spi и я его использовал) на ед2
ogr
Цитата(oran-be @ Dec 21 2007, 16:00) *
Шож эт за трава была такая, что отличия в распиновке нашли. Записать то успели отличия? smile.gif
Проверьте ресет - эта лапка у Темиков несколько странная - она типа вход, но на нее же выходит и выход внутреннего супервайзера. Второе отличие - это по умолчанию подключено внутреннее ОЗУ. Т.е., если вы используете чего нибудь наружное, подключенное в адресное пространство внутреннего ОЗУ, то работать оно не будет без специальной конфигурации.
Потом лапка ПЗЕН используется для входа в режим программирования. Это маловероятно, но вдруг.
Вы бы схемку накинули, может и понятнее было бы, в чем засада.

На ресет низкий уровень, ОЗУ мне кажется не должно влиять, программа для тестирования простая - установка всех ножек в ноль smile.gif на ПЗЕН высокий уровень... Может быть что-то с программатором? (ChipProg+) Хотя в настройках программатора выбираю нужную микросхему и он говорит программирование прошло успешно...
oran-be
Цитата(ogr @ Dec 27 2007, 12:45) *
На ресет низкий уровень, ОЗУ мне кажется не должно влиять, программа для тестирования простая - установка всех ножек в ноль smile.gif на ПЗЕН высокий уровень... Может быть что-то с программатором? (ChipProg+) Хотя в настройках программатора выбираю нужную микросхему и он говорит программирование прошло успешно...

1. Возможно, таки что-то с ресетом. Попробуйте вручную пинцетиком сунуть ему 5В на лапку. Или отсоединить ногу в воздух. В этом случае внутренняя схема сброса прекрасно сбрасывает проц.
2. Если у вас в схеме имеется супервайзер с полным выходом, то не исключен вариант, что процу пришел ппц по ноге сброса. При супервайзере с полным выходом надо ставить в послед резюк 1кОм.
3. В режиме Х2 необходимо следить за тем, чтобы внешний тактовый генератор имел сигнал, близкий к меандру.
4.Возможно, программатор не прошивает. Я шил флипом. Если он не коннектируется с внутренним бутом, то сразу пишет. Попробуйте считать прогу из проца и сравните файлы.
На сегодня идеи закончились. smile.gif
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.