насчёт того что не работает IFCLK: я использую микросхему в 56-ти выводном корпусе и 21 нога у неё по даташиту RESERVED. поскольку макет делал сам, глядя на это RESERVED оставил ногу в воздухе... и уж после того как собрал ещё один макет со второй такой же микросхемой и получив те же результаты - я заострил на этом внимание и поглядев схему evalution board повесил ногу через 10к на корпус - после этого заработало. (на выходе ifclk имеется частота)
на данный момент получилось:
Slave FIFO + EP2 OUT Bulk (512k*4) - вижу данные на выходах, вижу флаги фифо. пока разбираюсь что за данные (и готовлю проект для ПЛИС), но при отправке большого файла через CyConsole глядя на флаг EP2Empty - вижу что он периодически возникает - то есть данные выдаются быстрее (частота выдачи 30 МГц), чем они приходят.
Почему передача данных не успевает? CyConsole не предназначена для потоковой передачи? или что то не так в железе?
Сейчас скачаю AN61345 - посмотрю какая там будет скорость.
P.S. Да, и микросхема греется, но терпимо - градусов под 60 - это нормально?

на сайте cypress про AN61345 написано
"The document Implementing an FX2LP-FPGA Interface - AN61345 is currently being reviewed and updated."
Может кто нибудь, у кого есть выложит сюда?

Вот. Но, может стоит подождать обновления от Cypress?

У меня CY7C68013A в 100-выводном корпусе не нагревается выше комнатной температуры. Точнее, на ощупь температура всегда ниже 36 градусов Цельсия.

В AN61345 можно посмотреть скорость на прием из контроллера. Потребуется запустить Control Center и Streamer. В Streamer выбрать EP6 на прием, нажать старт. В Control Center выбрать тоже EP6. Во время работы Streamer можно жать Transfer Data в Control Center. Там можно контролировать целостность данных визуально. Поле должно заполняться значениями счетчика 00...FF без сдвигов. Если по USB подключен только FX2LP то у меня скорость до 40МБ/сек.

Запускал передачу со счетчика на 10 часов. Сбоев нет. Температура FX2LP не чуствуется пальцем. Возможно у вас старая версия FX2 без LP, он грелись сильно. Или реализован не чистый SlaveFifo, что-то занимает процессор контроллера и он греется.

ДЛя отладки хорошо вывести все сигналы интерфейса с ПЛИС на быстры логический анализатор. Я отлаживал на 4 канальном осциллографе. Каналов не хватало для удобной работы.

микросхема CY7C68013A 56-Pin SSOP slave_fifo внешняя синхронизация ep6 (4*512) ep2 (4*512).
грелась когда буфер заполнен единицами под 60 градусов, даже если передача не идёт.
Не знаю какая у них там логика работает, но решилось привязкой SLOE к работе SLWR и SLRD.
Может пригодится кому