Полная версия этой страницы: Digitally Controlled Impedance (DCI)
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
как на VHDL разрешить подключение внутренних последовательных резисторов (50 Ом) на выходные ноги ПЛИС spartan3 ?
на выходные ноги никак, а на входные так:
Код
component ibufds
generic(
CAPACITANCE : STRING := "LOW";
DIFF_TERM : BOOLEAN := TRUE; -- подключение резистора
IBUF_DELAY_VALUE : STRING := "0";
IFD_DELAY_VALUE : STRING := "AUTO";
IOSTANDARD : STRING := "LVDS_25");
port(
O : out std_ulogic;
I : in std_ulogic;
IB : in std_ulogic);
end component;
generic(
CAPACITANCE : STRING := "LOW";
DIFF_TERM : BOOLEAN := TRUE; -- подключение резистора
IBUF_DELAY_VALUE : STRING := "0";
IFD_DELAY_VALUE : STRING := "AUTO";
IOSTANDARD : STRING := "LVDS_25");
port(
O : out std_ulogic;
I : in std_ulogic;
IB : in std_ulogic);
end component;
Цитата(dm.pogrebnoy @ Apr 8 2008, 15:49) 
Код
DIFF_TERM : BOOLEAN := TRUE; -- подключение резистора
У Spartan3 нет DIFF_TERM (UG331.PDF страница 38).
в мануале spartan3 вроде написано что последовательные резисторы подключаюца автоматически...
в случае включения опции slow slew rate
может я ошибаюсь....
в случае включения опции slow slew rate
может я ошибаюсь....
Цитата(cornflyer @ Apr 8 2008, 18:21)
в мануале spartan3 вроде написано что последовательные резисторы подключаюца автоматически...
в случае включения опции slow slew rate
в случае включения опции slow slew rate
Пожалуйста приведите ссылку где это написано. Про slew rate (FAST или SLOW) в руководстве довольно туманно. Что лучше SLOW и больший drive strength или наоборот FAST и меньший drive strength непонятно.
Из таблицы 10: DCI Termination (DS099.PDF страница 19) следует, что последовательные резисторы подключаются только для для типов выводов LVDCI_xx, LVDCI_DV2_xx и SSTLx_x_DCI. При этом для SSTL резистор не зависит от резисторов DCI и всегда равен 25 Ом.
Цитата(cornflyer @ Apr 8 2008, 15:16)
как на VHDL разрешить подключение внутренних последовательных резисторов (50 Ом) на выходные ноги ПЛИС spartan3 ?
Если предположить, что выходной сигнал называется DCI_OUT, то в architecture перед begin написать
attribute IOSTANDARD:string;
attribute IOSTANDARD of DCI_OUT is "LVDCI_xx";
Где xx - напряжение, 33, 25, 18, или 15. Надо не забыть при этом выход VRP банка через 50 ом 1% посадить на землю, а VRN через такой же резистор - на VCCIO. Еще имейте в виду, что эта опция приводит к сильному увеличению потребления.
Цитата(yuri_d @ Apr 8 2008, 16:04)
У Spartan3 нет DIFF_TERM (UG331.PDF страница 38).
Действительно это только для Virtex-4, в спартане нужно использовать компоненты из библиотеки (для VHDL и Verilog), для схемного ввода менять generic буфера IOSTANDARD на соостветсвующий, поддерживающий DCI.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.