есть задача передаче ко множеству устройств по сетям rs485 скорость передачи 1Мбит/с всего ветвей надо сделать 24 есть желание чтобы не ставить дискретные микросжемы приемо передатчиков сделать это все на FPGAшке типа EP2C5T144 получение данных предпологаеться с внешней шины 8 битки BF532 воть вопрос сколько занимает примерно по объему один UART c фиксированной скоростью передачи и FIFO скажем на 16 байт и войдут ли они в эту плисину! Второй вопрос есть ли необходимость на таких скоростях использовать для TX и RX какието специальные выводы и какой примерно фронт по длительности дают обычные выводы ??? Какой тактовый генератор вы бы посоветовали с диапозоном -40-80С температур???
pS: Может есть у кого элемент для p-CAD 2006 проверенный без багов не охото на это время терять...
Зарание всем благодарен !!!

Посмотрите исходники. Мое ИМХО - влезет свободно.


Нет.


Пока нарисуете, еще раз пройдетесь по каждой ноге, для чего она нужна.

Вопрос сколько примерно может LUT занять один уарт и интерфейс 8-ми битной асинхронной шины с 8 битным адрессом и сколько возможно будет остаться памяти внутренней регистровой потому как FiFO хотелось по жирней да если так все легко влезет то можно в плис запихнуть и контроллер SD карты и какието может сопроцессорные фичи !!!

IMHO такой проект в SOPC Builder делается не дольше часа. Ну может два, если никогда не работали с ним. У меня в EDK заняло именно столько: ведь все блоки, которые нужны, там наверняка есть готовые.

Работал давно в кварусе и до этого был макс плюс нужно все скачать и поставить и разобраться потому это и не пол часа !!! ну вот и задаю вопрос у кого был опят а думаю что был у многих сколько займет эти три компонента

Простой UART (без хэндшейка) думаю займет 150 LE где-то (полный UART занимает 500), так что EP2C5 это будет впритирку. Если хочется еще что-то, надо ставить EP2C8.

Но вообще-то у страха глаза велики. Скачать квартус - ночь, поставить - час.

Сравните уровни RS485 и максимально допустимые для FPGA...

У RS485 минимальное напряжение 1.5 вольта. Другой вопрос, что сопротивление нагрузки там 54 ома, что выльется в недопустимые для FPGA токи. Так что внешние линейные драйверы поставить все равно придется, но ведь обсуждается не это, а преобразование одной восьмибитной параллельной шины в 24 последовательные.

У того же EP2C5 26 блочков памяти, а это значит, что и 24 FIFO для каналов сделать можно, причём по 512 байт каждое (лишь бы не полный дуплекс) и на FIFO для 8-битки останется 1 килобайт.
BF, как я понимаю через PPI-8, забрасывает данные во входное FIFO ПЛИСины, оттуда данные растаскиваются по 24 FIFO каналов.

Ну да почти так как вы сказали!! Только вот закидывать данные планировалось по шине памяти! Тоесть взять нужно 8 бит младших и пусть 10 бит адреса и сделать контроллер эмулируещий статическую асинхронную память ! вот вопрос останеться ли после этого свободные ресурсы ? я понял что памяти в обрез а если верхние байты этих 24-х банков памяти представить как адресное пространство т.е.. 24 адреса тоесть регистры данных посути ! ну пусть еще адресов 50 уйдет под всякие флаги и конф биты ! Вопрос собственно прост при частоте шины даже 100Мгц мы имеем скорость 800 Мбит/с а требуеться 24 мегабита тоесть пропускной способности с запасом поэтому есть желаение сделать еще контроллер sd карты в плис и получать от туда данные воть там нужен будет фифо !!:) как думаете сколько такой простенький контроллер карты займет помоему в этом камне становиться тесно а ставить ЕР2С8 не хочеться он намного дороже выходить или оставить эту затею на DSP чтобы фин ногами програмно вычитывал с SD карты ???Да безусловно на RS485 будут ставиться драйвера внешние и еще скорей всего оптическая изоляция !!!

Это - копейки. У вас в итого должно получится отпамленные на память входа FIFO. Ну и в один регистр можно вывести флаги, типа "есть место/есть данные".


SPI режима не хватит?


Думайте так - Один Lcell это половина К155ТМ2. Получается очень просто прикинуть что займет.

Что-то циферки слишком уж большие. Речь про простой UART с фиксированной скоростью. Предварительный делитель (до Bitrate х16 например) общий на всех. Тх - просто регистр сдвига 10 бит + счётчик 4 бита. Rx в 2-3 раза больше займёт. Вместе пара Rx + Tx и на 50 LE не натянет. Плюс немного логики на FIFO, но всё равно влазит с большим запасом.

Я за что купил, за то и продаю, ничего личного. Просто прошелся и посмотрел сколько занимают доступные корки.

C SPI не пойдет дело просто в фине он максимум 4 мбит/с поэтому и внешняя шина !!! Шутка с ТМ2 конечно интересная ! ну еще один вопрос про контроллер SD карты корки для ее работы в режимt 4бита по желательней сколько это может занять ??

Не, SPI на ПЛИСине.


Смотря что вы хотите в том контроллере сделать. Если просто 4 лапы дергать как внешним портом, то 4 ТМ2 + дешифратор адреса, CELLов 10... может 20.
Если вы хотите DMA + подсчет CRC + не знаю что там еще нужно, то гораздо больше.

в идеале чтобы интерфейс для дсп был примерно как "сюда данные" и "сюда адресс" дергаем тут и данные с адресом пошли в карту !!! ДМА наверное на 1 кбайте кеша не будет оч эфективным ???

Сектор чтоли? Тут не знаю. Смотрите спецификации, сколько это будет стоить.


DMA будет эффективен, настолько, насколько меньше будет дергаться процессор на обработку прерывания.