Проблема такая:сейчас занимаюсь реализацией адаптивного фильтра на FPGA.Предварительно модель фильтра обкаталась в матлабе,показала удовлетворительные результаты.Но в матлабе всё проще - там за один такт можно выполнить всё что угодно.При реализации в FPGA мне приходится вводить тактовую латентность(разбивать вычисления на несколько тактов).Проблема в том что в проекте есть многопетлевые цепи ОС (и их несколько) для которых задержка сигнала даже на один такт вводит систему в ступор.Коллеги,сталкивался ли кто из вас с такой проблемой?Как решали?

Вы же вроде не DFE делаете? В линейном эквалайзере можно задержки вводить(только осторожно), в итоге влияет лишь на то что для устойчивости нужно уменьшать мю.

Спасибо,попробую уменьшить.

Не торопитесь, дело не только в мю может быть, важно куда задержки ставятся, не должен портиться LMS алгоритм.

Мне в Годарда нужно вставить задержку на такт.
Мю действительно не очень помогает,при малой неравномерности удаётся подобрать такое мю(уменьшив его примерно в 100 раз),что схема в ступор не входит,но при увеличении неравномерности не удаётся добиться устойчивой работы.Помните я высылал вам вордовский документ с табличками?При малых мю большая неравномерность не компенсируется.

Нельзя просто так ставить задержки, подозреваю что и фильтр у вас так же конвейеризированный, надо вводить аналогичную задержку в другой сигнал учавствующий в апдейте коэффициентов, читайте Уидроу стр. 264.

И ещё брошурка по теме:

http://rapidshare.de/files/45199778/pipeli...ilters.pdf.html

Огромное спасибо за брошурку!Очень кстати.
А с КИХ у меня как раз проблем нет,очень хорошо лёг без конвейера,даже запас по частоте есть около 15 МГц.

В Уидроу ничего не нашёл на указанной странице.Может книги разные?У меня русская,перевод Сальникова,1989года.

Ну так вникать надо...

Немного вник.Всё заработало.Спасибо!