Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: PFD в PLL
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
SM
А кто знает, в каких FPGA как устроен PFD в их PLL-ках? Больше всего интересует PLL-ка sysCLOCK из LatticeXP2. Хочется поюзать ее в нестандартных целях, а именно для восстановления клока из собственного сериального канала данных. Есть ли у кого опыт такого использования PLL?
DmitryR
Не получится так сделать скорее всего. Если поток не очень быстрый - можно решить задачу, просемплировав его высокой частотой (учетверенной, например).
DeC_NN
Меня тоже интересует вопрос возможности использования FPGAшной PLL в плане clock and data recovery.
В настоящее время реализую выделение тактовой из сигнала на сдвиговых регистрах с помощью "увосьмеренной" частоты, там PLL тоже используется, но только лишь для умножения опорного клока на 8 smile.gif
DmitryR
Цитата(DeC_NN @ Feb 19 2009, 11:28) *
Меня тоже интересует вопрос возможности использования FPGAшной PLL в плане clock and data recovery.
У вас тоже скорее всего не получится.
SM
Цитата(DmitryR @ Feb 19 2009, 11:11) *
можно решить задачу, просемплировав его высокой частотой (учетверенной, например).

Это и так понятно, не уводите вопрос в сторону. Речь именно о том, какого типа PFD использован в ФПГАшных PLL.
EvgenyNik
Может, это увод в сторону, но PLL неплохо справляется с последовательным потоком, где биты кодируются правосторонним ШИМом. Причём, в зависимости от качества принимаемого сигнала, можно организовать модуляцию 2ух и даже 4х бит в один период тактовой.
SM
Цитата(Евгений Николаев @ Feb 19 2009, 13:12) *
Может, это увод в сторону, но PLL неплохо справляется с последовательным потоком, где биты кодируются правосторонним ШИМом.

Нет, это не увод в сторону, это очень полезная информация. Еще вопрос - пределитель на фидбеке при этом включен? Если выключен, то это немного проливает свет на внутренее устройство.
Gothard
Цитата(Евгений Николаев @ Feb 19 2009, 13:12) *
Может, это увод в сторону, но PLL неплохо справляется с последовательным потоком, где биты кодируются правосторонним ШИМом. Причём, в зависимости от качества принимаемого сигнала, можно организовать модуляцию 2ух и даже 4х бит в один период тактовой.


Извините, а что такое правосторонний ШИМ? Что-то быстрый поиск ничего пока не дал, а очень интересно unsure.gif , т.к. иногда возникают задачки по восстановлению частоты...
SM
Цитата(Gothard @ Feb 20 2009, 10:05) *
Извините, а что такое правосторонний ШИМ? Что-то быстрый поиск ничего пока не дал, а очень интересно unsure.gif , т.к. иногда возникают задачки по восстановлению частоты...

Зачем же искать такие элементарные вещи? Передний фронт сигнала формируется строго с определенным периодом, а задний фронт - с изменяемой задержкой от переднего.
dvladim
PFD обычно строится так:
Нажмите для просмотра прикрепленного файла
С тех пор, вроде, ничего лучше не придумали.

При этом задача Clock Data Recovery сводится к выделению переднего фронта из данных.
Что-то на эту тему есть у Xilinx: xapp224 xapp225 xapp250
Shtirlits
Почему нельзя использовать динамическую смену фазы?
Дать PLL-ке захватить опорный клок.
Если есть возможность, то умножить его на два.
Далее, при получении инициализационной последовательности типа
00000011111010101010101010101010101
подобрать фазу, защищаясь от метастабильности и удерживая ресетом остальную схему.
Получив фазу, тупо следить за ней.
В принципе, это аналогично пересэмплированию на частоте 16x, если мы говорим о latticeXP2 или
64/128/256x, если какой-нибудь virtex.
SM
Цитата(dvladim @ Feb 21 2009, 13:40) *
С тех пор, вроде, ничего лучше не придумали.

Лучше, причем во вполне ограниченном контексте задач, возможно, что не придумали, а других вариантов я только знаю как минимум 3 штуки. Из них один вообще полуаналоговый, и отлично работает на восстановлени несущей при подаче на него просто коротких импульсов на каждом фронте данных, а второй захватывает только от -пи до +пи.
dvladim
Цитата(SM @ Feb 21 2009, 20:20) *
а других вариантов я только знаю как минимум 3 штуки.

Лихо! Я знаю только 1 (xor). Поделитесь пожалуйста.
SM
Цитата(dvladim @ Feb 21 2009, 21:33) *
Лихо! Я знаю только 1 (xor). Поделитесь пожалуйста.

как минимум:
xor, но он кстати и не PFD вовсе. У него с F проблема smile.gif
con-PFD (conventional, ваша схема, только с меньшей dead zone)

modified TSPC:

pt-type

nc-type


и это еще не весь список, например тот, полуаналоговый, базирующийся на ячейке Гильберта.
dvladim
ohmy.gif a14.gif
Нет, я конечно знал, что SM крут, но чтоб на столько!
Откуда Вы такие сведения берете? Я имею в виду где эти PFD рассмотрены и представлены их преимущества и недостатки?
Shtirlits
Откуда у SM такие картинки меня тоже беспокоит, но больше меня насмешил факт наличия надписи в index.html в том месте, куда он их складывает.
SM
Цитата(dvladim @ Feb 26 2009, 21:51) *
Откуда Вы такие сведения берете? Я имею в виду где эти PFD рассмотрены и представлены их преимущества и недостатки?

В литературе по проектированию топологии ИМС (ибо оно моя основная работа). ISSCC там всякие, JSSC
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.