Что есть:
1. Spartan II/III, установленный на ISA плате.
2. Платой будет управлять embedded PC

Надо:
1. Грузить Spartan независимо от загрузки РС, т.е. чтобы при включении питания он грузился/его грузили с флеши.
2. Перепрограммировать флеш с РС ничего не разбирая и не вынимая.

Сейчас то видится как хранение прошивки в AT17xxnnn. А перепрошивать ее через LPT порт, благо исходники на С (правда для AVR) есть на сайте Атмела.

Почему-то кажется, что можно проще все это сделать
И вообще кто как перепрограммирует/конфигурит ПЛИСы на ISA ?

AT17xxnnn довольно дороги. Поэтому я применил довольно распространенную схему конфигурирования ПЛИС с помощью микропроцессора. В моем случае это был LPC2106, который имеет встроенный UART и SPI интерфейс. Контакты GPIO я соединил с контактами программирования ПЛИС, а на SPI повесил AT45DB040. Программа грузится в AT45DB040 через UART процессора, который, в свою очередь, при старте конфигурирует ПЛИС. Получилось дешево и сердито.

Использовал плату, где в микросхеме, управляющей интерфейсом с ISA (CPLD) был реализован регистр управления загрузкой рабочей FPGA в режиме Slave serial (чтение/запись бит PROGRAM#, INIT#, CCLK, DIN, DOUT, DONE) и через этот регистр программа грузит конфигурацию из .bit - файла. Правда, приходится грузить микросхему всякий раз после включения питания, но есть и плюс - для перезагрузки конфигурации не надо передергивать питание или PROGRAM#.

Можно похожим образом реализовать JTAG и использовать XC18Vxx, правда они также довольно дороги (но при этом можно будет грузить и FLASH и FPGA). Есть только один минус - формирование воздействий через JTAG сложнее на порядок, чем Slave serial.

Не вижу чем АT17xxx имеет преимущества перед XCFxxx Platform Flash. Разве только тем что ее можно запрограммировать атмелевскими исходниками, . Остается решить как ее перешить не разбирая прибора. Вывести 6 контактный разъем наружу не подходит? Либо на ISA весит CPLD, прикидывается LPT-портом на 278 адресе и попутно работает как xilinx'овский загрузочный кабель в режиме JTAG (кстати - это интересно - сможете встроить в проект какой-нибудь chipscope!). Но если развивать тему CPLD можно вместе с ней поставить обычную NOR-флэш и грузить спартан в режиме slave. Тогда CPLD может быть проще со стороны ISA - просто иметь возможность элементарных записи и чтения. Если не нравится флэш с параллельной архитектурой - поставьте атмелевскую датафлэш!
В общем масса вариантов!

Спасибо за предложенные варианты.
Исходя из того, что в данном случае более важна скорость разработки, чем стоимость, то остаются варианты с АТ17 и ХС18.
Если с AT17 все понятно, то по ХС18 есть вопрос. Насколько я понял надо будет сгенерить STAPL файл в котором будут прописаны все операции над ХС18. Далее его то чем интерпретировать и програмировать ? На РС будет установлена FreeBSD.

Для загрузки XC18Vxx (впрочем и FPGA тоже) при помощи Impact'а генерится .XSVF файл, который и является файлом воздействий для JTAG. Пример программы для загрузки имеется в каком-то XAPPе (там и про генерацию написано).

Есть минус - большой объем исходного файла (по сравнению, например, с .bit).

Успехов!