Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Описание многофункциональных пинов
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
Вовка_Бызов
Сижу, описываю элемент под названием TMS320DM365 от техаса.. 338 ног в BGA корпусе. Раскидал ноги по интерфейсам и строю описание в виде неоднородного пэкэджа, где каждому интерфейсу (или группе интерфейсов) ставится в соответствие соответствующий part.

Все бы хорошо - но вот проблема. Некоторые (очень многие) ноги процессора входят в состав разных интерфейсов - в зависимости от текущей конфигурации.. Т.е. одна и та же нога может быть как частью SPI, так и частью USB - и т.п. Попытка создания описания двух интерфейсов (двух part-ов одного package), в котором разные названия сигналов ссылаются на один и тот же пин, приводят при сохранении к предупреждению.

Вопрос - может я решаю данную задачу неверно? Может - надо как-то описать данные выходы как ALIAS-ы одного и того же пина? Если такое вообще возможно.. Плз - помогите разобраться. Посоветуйте, как такое описывается в соответствии с теорией.

Среда - OrCAD 16.0
aaarrr
ИМХО, не стоит так все усложнять и запутывать - рискуете выкопать себе яму. Посмотрите на схемы от SpectrumDigital.
Вовка_Бызов
На самом деле - их схемы как раз меня и смутили... Разобраться, что реально имеется в виду (как используется данный сигнал) без поллитры невозможно.. Там есть такие случаи, когда один и тот же пин выступает как адресный: A14 или A21...

И все же - такое возможно? (типа - ALIAS-ы или просто игнорирование этого предупреждения)
SergeyDDD
Цитата(Вовка_Бызов @ Jun 1 2009, 12:37) *
На самом деле - их схемы как раз меня и смутили... Разобраться, что реально имеется в виду (как используется данный сигнал) без поллитры невозможно.. Там есть такие случаи, когда один и тот же пин выступает как адресный: A14 или A21...

И все же - такое возможно? (типа - ALIAS-ы или просто игнорирование этого предупреждения)


Вроде как в Capture нет возможности разбить компонент на функциональные части с общими пинами.
И видимо не зря. Мне кажется это путь к ошибкам в схеме.
Особенно когда корпус скажем на 404 пина и 2/3 из всех пинов имеет от 3-х до 5-ти функций.
Уверен что ошибки в схеме гарантированны

Я интерфейсы с общими пинами сбиваю в отдельные части, а пин описываю как "функция1/функция2/../функцияN".
Хоть и громоздко, но схемы читать проще.
Да и уверен, что ошибок будет меньше
KiV
Цитата(SergeyDDD @ Jun 2 2009, 21:11) *
Вроде как в Capture нет возможности разбить компонент на функциональные части с общими пинами.


Возможно!
Вовка_Бызов выше писал, что можно, но выдает предупреждение. А предупреждение - это не ошибка smile.gif. Но вот если в схеме к таким двум одинаковым выводам подвести разные цепи... Возникнет еще одно предупреждение (только при проверке DRC) - что один пин подключен к разным цепям.

Так что просто надо будет более тщательно проверять схему перед трассировкой.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.